0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vivado HLS和Vitis HLS 两者之间有什么区别

FPGA技术驿站 来源:Lauren的FPGA 作者:Lauren的FPGA 2020-11-05 17:43 次阅读

Vivado HLS 2020.1将是Vivado HLS的最后一个版本,取而代之的是VitisHLS。那么两者之间有什么区别呢?

Default User Control Settings

在Vitis HLS下,一个Solution的Flow Target可以是Vivado IP Flow Target,也可以是VitisKernel Flow Target,如下图所示。前者最终导出来的是VivadoIP,用于支持Vivado IP 设计流程。后者用于Vitis应用加速流程,此时,Vitis HLS会自动推断接口,无需在代码里通过Pragma或Directive的方式定义Interface,最终会输出.xo文件。

User Control Settings还有其他的一些变化,如下表所示。例如,在Vivado HLS下,默认是不会对循环设置Pipeline的,但在Vitis HLS下,只要循环边界小于64,就会对循环设置Pipeline。在Vivado HLS下,默认Clock Uncertainty是时钟周期的12.5%,但在Vitis HLS下更严格,达到了27%。

对循环而言,在Vivado HLS下,II(Initial Interval)默认的约束值为1,但在Vitis HLS下,II默认值为auto,意味着工具会尽可能达到最好的II。 目前,针对Vitis HLS,Xilinx已经提供了如下文档和设计案例: UG1391:Vitis HLSMigration Guide UG1399:VitisHigh-Level Synthesis User Guide Vitis HLS examples: https://github.com/Xilinx/HLS-Tiny-Tutorials

责任编辑:xj

原文标题:Vivado HLS和Vitis HLS什么区别?

文章出处:【微信公众号:Lauren的FPGA】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 代码
    +关注

    关注

    30

    文章

    4553

    浏览量

    66668
  • Vivado
    +关注

    关注

    18

    文章

    787

    浏览量

    65090
  • HLS
    HLS
    +关注

    关注

    1

    文章

    126

    浏览量

    23675

原文标题:Vivado HLS和Vitis HLS什么区别?

文章出处:【微信号:Lauren_FPGA,微信公众号:FPGA技术驿站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Ethernet和EtherCAT两者什么区别和联系?

    Ethernet和EtherCAT两者什么区别和联系?
    发表于 04-12 07:13

    AMD-Xilinx的Vitis-HLS编译指示小结

    内的走线就会过长,这会导致时序违规。 以下行为可能阻止或限制 Vitis HLS 可在数据流模型内执行的重叠: 在数据流区域中间读取函数输入或写入函数输出。 单一生产使用违例。 任
    发表于 12-31 21:20

    研讨会:利用编译器指令提升AMD VitisHLS 设计性能

    AMD Vitis 高层次综合 ( HLS ) 已成为自适应 SoC 及 FPGA 产品设计领域的一项颠覆性技术,可在创建定制硬件设计时实现更高层次的抽象并提高生产力。Vitis HLS
    的头像 发表于 12-05 09:10 211次阅读
    研讨会:利用编译器指令提升AMD <b class='flag-5'>Vitis</b>™ <b class='flag-5'>HLS</b> 设计性能

    使用Vivado高层次综合(HLS)进行FPGA设计的简介

    电子发烧友网站提供《使用Vivado高层次综合(HLS)进行FPGA设计的简介.pdf》资料免费下载
    发表于 11-16 09:33 0次下载
    使用<b class='flag-5'>Vivado</b>高层次综合(<b class='flag-5'>HLS</b>)进行FPGA设计的简介

    vitisvivado什么区别和联系呢?

    vitisvivado什么区别和联系呢
    发表于 10-16 07:55

    【KV260视觉入门套件试用体验】硬件加速之—使用PL加速矩阵乘法运算(Vitis HLS

    Core端使用numpy.dot()函数测试一个不使用硬件加速的矩阵乘法的运算,比较两者的差异。 系统框图如下: Vitis HLS工程: 本次的重点就是HLS工程了: 其中,矩阵
    发表于 10-13 20:11

    Vitis HLS:使用任务级并行性的高性能设计

    电子发烧友网站提供《Vitis HLS:使用任务级并行性的高性能设计.pdf》资料免费下载
    发表于 09-13 17:21 0次下载
    <b class='flag-5'>Vitis</b> <b class='flag-5'>HLS</b>:使用任务级并行性的高性能设计

    UltraFast Vivado HLS方法指南

    电子发烧友网站提供《UltraFast Vivado HLS方法指南.pdf》资料免费下载
    发表于 09-13 11:23 1次下载
    UltraFast <b class='flag-5'>Vivado</b> <b class='flag-5'>HLS</b>方法指南

    Vitis HLS移植指南

    电子发烧友网站提供《Vitis HLS移植指南.pdf》资料免费下载
    发表于 09-13 09:21 0次下载
    <b class='flag-5'>Vitis</b> <b class='flag-5'>HLS</b>移植指南

    VIVADO HLS设计移植到CATAPULT HLS平台

    电子发烧友网站提供《将VIVADO HLS设计移植到CATAPULT HLS平台.pdf》资料免费下载
    发表于 09-13 09:12 2次下载
    将<b class='flag-5'>VIVADO</b> <b class='flag-5'>HLS</b>设计移植到CATAPULT <b class='flag-5'>HLS</b>平台

    嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板(1)

    从 2022 年 1 月 1 日起,Vivado HLSVitis HLS 的导出 IP 命令将无法正常使用。原因 是 HLS 工具
    发表于 08-24 14:40

    如何在Vitis HLS GUI中使用库函数?

    VitisHLS 2023.1 支持新的 L1 库向导,本文将讲解如何下载 L1 库、查看所有可用功能以及如何在 Vitis HLS GUI 中使用库函数。
    的头像 发表于 08-16 10:26 605次阅读
    如何在<b class='flag-5'>Vitis</b> <b class='flag-5'>HLS</b> GUI中使用库函数?

    调用HLS的FFT库实现N点FFT

    hls_fft.h。实际上,在HLS中调用该库实现FFT,其实是Vivado中的那个FFT核实现的,但是HLS中的配置和给定输入输出数据比较方便,并且对其外部封装其他类型的总线接口非
    的头像 发表于 07-11 10:05 634次阅读
    调用<b class='flag-5'>HLS</b>的FFT库实现N点FFT

    关于HLS IP无法编译解决方案

    Xilinx平台的Vivado HLSVitis HLS 使用的 export_ip 命令会无法导出 IP
    的头像 发表于 07-07 14:14 381次阅读
    关于<b class='flag-5'>HLS</b> IP无法编译解决方案

    AMD全新Vitis HLS资源现已推出

    AMD Vitis HLS 工具允许用户通过将 C/C++ 函数综合成 RTL,轻松创建复杂的 FPGA 算法。Vitis HLS 工具与 Viva
    的头像 发表于 04-23 10:41 674次阅读
    AMD全新<b class='flag-5'>Vitis</b> <b class='flag-5'>HLS</b>资源现已推出