让我们来看看等长对我们信号质量的影响。
众所周知,SERDES信号都是由差分传输的,也就是说,两根信号线同时传输两个大小相等,方向相反的信号,接收端接收到的信号由两线相减得来。当两根线完全等长的时候,我们看到的波形应该是这样子的:
两次经过零轴的时间差为5ns,刚好是信号的一个UI。
当两线不等长的时候,我们看到的波形是这个样子的:
上升沿明显变缓有木有。再将两个对比看看:
图中,蓝色的是N与P不等长的信号,可以看到,当两线不等长的时候,差分信号的能量明显变弱了,那多的能量去哪里了呢?
差分对之中除了差模能量之外还有共模能量,差模是N与P之间相减,共模是N与P之间相加。能量总是守恒的,多的能量变成了共模能量继续存在,图片:
如果两线的长度相差再大一些,我们接收端接收到的信号将会变成这样:
可以看到,两次经过零轴的时间由之前的5ns变成了4.8ns。或者说,N与P的长度差,引起了0.04UI的抖动。这时候,串行的Clock recovery该花点心思才能将其时钟解出来了。而且在进行时钟与数据对位的时候,是对在0V这个阶梯的左边还是对在右边呢?这又会引起时序问题的出现。
编辑:hfy
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
相关推荐
我们俗称的 PCB 信号等长处理。等长的目标是为了满足同组信号的时序匹配要求。 2、等长范围应严
发表于 07-27 07:40
•2721次阅读
等长是PCB设计的时候经常遇到的问题。存储芯片总线要等长,差分信号要等长。什么时候需要做等长,等长
发表于 12-01 11:00
“就会造成阻抗不匹配,有相同时序要求的”信号“造成时序不一样彼此之间有延时,就算是皮秒级的信号延时都能造成严重错误。所以学会等长布线尤为重要
发表于 03-09 09:54
高速先生原创文 | 刘为霞关于DDR的设计,经历过无数项目历练的攻城狮们,肯定是很得心应手的。对于信号质量方面的改善,相信大家应该已经有自己的独门技巧了。同组同层,容性负载补偿,加上拉电阻等等,总有
发表于 06-20 09:06
本帖最后由 山文丰 于 2020-7-14 14:32 编辑
1、为什么要等长,等长的重要性。在 PCB 设计中,等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有
发表于 07-14 14:30
为了使二个SDRAM的时钟线等长,设置等长的方法有很多,在这里我们只为了二条时钟线等长来学习如何通过设置约束规则然后通
发表于 06-21 11:57
•1319次阅读
PADS LAYOUT 设计等长方法 首先把要做等长的线,分组设一种颜色,在把设计格点设置好,(格点很重要,如线宽为5mil,间距为5mil,等长走 线要做2倍线宽,那么格点设计如下,2倍间距为10mil+5mil线宽
发表于 09-05 11:26
•0次下载
第一步:连接好需要绕等长的线,
第二步: T+R T+R开始绕等长, TABTAB 键调出等长属性设置框
第三步:滑动走蛇形线即可;
发表于 09-12 16:13
•0次下载
鉴于倍频等长信号具有重要研究价值,而其现有频率估计方法存在严重不足,提出一种新型加权融合算法。首先,根据倍频等长信号间频率的倍数生成倍频修正矩阵,对倍频等长信号频谱进行同频化处理,使之达到同频
发表于 03-05 11:48
•49次下载
上述并行总线等长布线的概念。但因为这些串行信号都采用差分信号,为了保证差分信号的信号质量,对差分
发表于 11-29 15:34
•5019次阅读
但是我们做设计时有时发现DDR器件等长没有做,其成品也可正常运行,并没产生影响,原因一般是系统软件对此信号做了延时处理,软件上做了时序控制。对于带状线来说,每1ps延时对应的走线长度是6mil左右,所以一般
发表于 03-19 17:30
•9844次阅读
在PCB设计中,等长走线主要是针对一些高速的并行总线来讲的。 由于这类并行总线往往有多根数据信号基于同一个时钟采样,每个时钟周期可能要采样两次(DDRSDRAM)甚至4次,而随着芯片运行频率的提高
发表于 10-24 09:29
•8697次阅读
关于DDR的设计,经历过无数项目历练的攻城狮们,肯定是很得心应手的。对于信号质量方面的改善,相信大家应该已经有自己的独门技巧了。同组同层,容性负载补偿,加上拉电阻等等,总有一款适合你的DDR。但是
发表于 03-26 11:57
•2253次阅读
在 PCB 设计中,等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样,每个时钟周期可能要采样两次(DDR SDRAM)甚至 4 次,而随着芯片运行
发表于 11-22 11:54
•1.9w次阅读
在高速PCB中,为实现差分信号等长,且差分对每条线阻抗连续,有时候我们需要对单差分对做特殊调整。 对它的绕线进行补偿,但是这种补偿,需要依据仿真分析结果对差分对进行调整,仿真结果提供给PCB设计
发表于 03-06 16:44
•1430次阅读
评论