0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

自制RISC-V源码与设计流程案例分析

454398 来源:PYNQ开源社区 作者:PYNQ开源社区 2020-11-08 10:05 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Overlay 简介

RISC-V-On-PYNQ Overlay实现了在PYNQ-Z2板上的RISC-V处理器及工具链集成,并提供了完整的RISC-V源码与设计流程,得益于PYNQ软件框架,其支持在Jupyter Notebook对RISC-V进行编译、调试与验证,即可以在Jupyter Notebook上编写一段C/C++/RISC-V汇编程序,将编译后的二进制文件放到picoRV32上运行。

以下两张图是本Overlay的系统框图,其中picoRV32是一个开源的RISC-V核,它具有占用资源少的特点,并且它自带AXI接口,可以方便地使用Xilinx提供的各种基于AXI总线的IP。本项目有两个工程,它们的区别主要是picoRV32接的RAM:上图只使用BRAM,而下图同时使用到了BRAM和外部DRAM

快速开始

- 环境需求PYNQ V2.4。

- 在PS端,我们需要编译安装RISC-V工具链和对应的库。

Github内的项目文件Clone到本地。

git clone

https://github.com/Siudya/RISC-V-On-PYNQ.git /home/xilinx/ RISC-V-On-PYNQ

在RISC-V-On-PYNQ/notebooks/tutorial中有5个Notebook,包含了Overlay完整的部署流程。

鉴于从零开始部署的时间会较长,所以我们也提供了完整的镜像文件,直接烧录到SD卡就可以运行(注:提供的ext4分区剩余容量较小,请用户根据需要自行调整)。

在OpenHW的远程PYNQ实验平台上也已经为大家安装好了环境,可以直接使用。

示例Notebook

装好Overlay后,打开RISC-V-Examples/PicoRV32 Processor Mixed-Memory Processor Demo.ipynb,这是使用DRAM和BRAM混合储存器的示例工程。实际上代码与使用只BRAM的工程类似,只不过使用了不同的bit文件。

开始时下载bit文件,在这个过程中所有驱动都会注册完成。

可以用help函数查看Overlay和processor的有关信息,可以看到,这里的Overlay和processor使用了本项目设计的驱动,这说明驱动注册成功了。

在Notebook中包含了一段C程序,作用是返回一个数组的第二个元素。可以看到我们使用了python magics来声明并编译一段C程序,这和PYNQ本身对Microblaze核的编程方法类似。然后调用processor的run方法将程序装载进RAM中来运行picoRV32。

我们也可以调用BRAM controller的mmio来看看内存的情况。在这之后也有使用C++和汇编程序的例子,这里不作赘述,读者通过执行Jupyter Notebook中的代码来体验。

Overlay详解

- PS与PL功能划分

PS部分主要是用Python通过PYNQ框架控制PL中各IP的运行。

PL部分则例化一个pcioRV32核和和BRAM。

- Vivado工程block design介绍

具体硬件设计是这样的:

上图是项目的总体布局,下图是processor展开后的内容。

其中BRAM是一个双口RAM,它两端连接的是PS和picoRV32。另外,可以看到PS的GPIO连接的是processor的复位端,当二进制程序装入BRAM后,复位picoRV32,使它运行程序。picoRV32运行结束后,会触发一个中断。利用这个设计,可以例化许多RISC-V核心,并让其运行独立的程序,实现一个灵活可配置的众核处理器,事实上已经有用这种方法实现了例化超过一千个RISC-V核的项目。

在Processor内部,picoRV32通过AXI总线来访问其他IP,可以使用AXI总线来给它增加各种各样不同的外设。在这里,本项目只是添加了另一个内存(通过PS的HP AXI 0接口访问内存控制器)。

另外,这里的picoRV32核心的运行频率可以通过利用AXI总线配置时钟资源来调整。

注意:RISC-V核的hierarchy名字必须为processor,并且processor中的复位模块必须为rscvReset。如果改动这些名字,必须修改对应的驱动源文件,否则不能正确加载驱动。

Overlay API介绍

在此工程中,通过riscvc、riscvcpp和riscvasm这三个python magics来编译一段程序。例如:%%riscvcpp test_cpp overlay.processor。其中test_cpp是程序的名字,overlay.processor是想要写入的RISCV核hierarchy的名字。然后在本cell中编写代码,运行后将调用前面安装的RISC-V的工具链编译。

编译成功后,利用processor的run方法运行程序。例如:overlay.processor.run(test_cpp, test_cpp_arg)。其中test_cpp是程序名字,test_cpp_arg是参数数组,它兼容numpy的类型。

对于更详细的解释,可以参看前面的tutorial中5个notebook和项目中的.py源文件。

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Xilinx
    +关注

    关注

    73

    文章

    2192

    浏览量

    129929
  • AXI
    AXI
    +关注

    关注

    1

    文章

    143

    浏览量

    17789
  • 内存控制器
    +关注

    关注

    0

    文章

    40

    浏览量

    9343
  • RISC-V
    +关注

    关注

    48

    文章

    2792

    浏览量

    51907
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    为什么RISC-V是嵌入式应用的最佳选择

    最近RISC-V基金会在社交媒体上发文,文章说物联网和嵌入式系统正在迅速发展,需要更高的计算性能、更低的功耗和人工智能。RISC-V是为未来而建的,包括超高效的MCU到高性能应用处理器,RISC-V使开发人员能够设计以下解决方案
    的头像 发表于 11-07 10:09 1298次阅读

    普华基础软件亮相2025 RISC-V中国峰会

    此前,7月16日至18日,第五届RISC-V中国峰会在上海盛大召开。普华基础软件副总经理兼战略研究院院长张晓先受邀参会,发表《开源小满助力RISC-V软硬协同生态发展》主题演讲,分享了开源小满
    的头像 发表于 07-28 16:51 921次阅读
    普华基础软件亮相2025 <b class='flag-5'>RISC-V</b>中国峰会

    RISC-V 手册

    以下是关于RISC-V的详细介绍,结合其核心技术特点与当前发展现状:核心概念RISC-V(第五代精简指令集)是一种基于精简指令集(RISC)的开源指令集架构(ISA),由加州大学伯克利分校于2010
    发表于 07-28 16:27 11次下载

    2025新思科技RISC-V科技日活动圆满结束

    新思科技深度参与2025 RISC-V中国峰会并于2025年7月16日举办同期活动“新思科技RISC-V科技日”技术论坛,聚焦“从芯片到系统重构RISC-V创新”主题,议题覆盖当前最前沿的技术领域
    的头像 发表于 07-25 17:31 1083次阅读

    RISC-V International CEO:RISC-V 应用全面开花,2031 年渗透率将达 25.7%

    7 月 16 日~19 日,第五届(2025)RISC-V 中国峰会在上海张江科学会堂拉开帷幕。峰会设置 1 场主论坛、8 大垂直领域分论坛、多场研习会及多项同期活动。在 7 月 17 日的主论坛上
    发表于 07-17 10:28 3561次阅读
    <b class='flag-5'>RISC-V</b> International CEO:<b class='flag-5'>RISC-V</b> 应用全面开花,2031 年渗透率将达 25.7%

    RISC-V和ARM有何区别?

    在微处理器架构领域,ARM与RISC-V是两个备受关注的体系。ZLG致远电子在推出ARM核心版后,又推出了基于RISC-V的MR6450核心版,这引发了人们对这两种架构差异的深入探讨。ARM
    的头像 发表于 06-24 11:38 1730次阅读
    <b class='flag-5'>RISC-V</b>和ARM有何区别?

    FPGA与RISC-V浅谈

    全球半导体产业竞争格局正在经历深刻变革,物联网、边缘计算等新兴技术的蓬勃发展,让RISC-V凭借其开源、精简以及模块化的灵活优势,日益成为业界焦点,也为全球半导体产业注入新的活力与挑战
    发表于 04-11 13:53 547次阅读
    FPGA与<b class='flag-5'>RISC-V</b>浅谈

    RISC-V Day Tokyo|RISC-V平台集成Imagination GPU解决方案的探索分析

    在2月27日举办的RISC-VDayTokyo2025Spring上,来自PLCT实验室的蒲镜羽、高涵两位工程师通过Poster分析RISC-V在桌面生态中的发展与挑战,并且以
    的头像 发表于 03-20 09:27 1060次阅读
    <b class='flag-5'>RISC-V</b> Day Tokyo|<b class='flag-5'>RISC-V</b>平台集成Imagination GPU解决方案的探索<b class='flag-5'>分析</b>

    芯来科技亮相RISC-V Day Tokyo 2025

    RISC-V Day Tokyo 2025春季会议于日前在东京大学ITO国际研究中心顺利举行。The RISC-V Day Tokyo作为日本最大的RISC-V活动,汇集了众多优秀的RISC-
    的头像 发表于 03-03 14:07 1024次阅读

    2025中国RISC-V生态大会-运营商分论坛成功举办

    2月28日,为推动运营商与RISC-V的生态深度融合,加速RISC-V产业发展,共建RISC-V生态繁荣,由中国移动、中国电信联合主办的中国RISC-V生态大会-运营商分论坛在北京成功
    的头像 发表于 02-28 18:52 855次阅读
    2025中国<b class='flag-5'>RISC-V</b>生态大会-运营商分论坛成功举办

    关于RISC-V芯片的应用学习总结

    。 边缘计算是RISC-V芯片的另一个重要应用领域。边缘计算设备需要高性能和低延迟,以快速处理和分析大量数据。RISC-V芯片通过提供高性能的计算能力和灵活的指令集扩展,满足了边缘计算设备的需求。此外
    发表于 01-29 08:38

    RISC-V MCU技术

    嘿,咱来聊聊RISC-V MCU技术哈。 这RISC-V MCU技术呢,简单来说就是基于一个叫RISC-V的指令集架构做出的微控制器技术。RISC-V这个啊,2010年的时候,是加州大
    发表于 01-19 11:50

    RISC-V芯片问题

    RISC-V高端芯片有哪些,目前生态怎样?
    发表于 12-27 16:41

    RISC-V架构及MRS开发环境回顾

    一、RISC-V架构介绍 1. RISC 架构的起源 1981年,在David Patterson(大卫·帕特森)的带领下,美国加州大学伯克利分校的一个研究团队起 草了RISC-I,是今天RI
    发表于 12-16 23:08

    RISC-V 与 ARM 架构的区别 RISC-V与机器学习的关系

    在现代计算机架构中,RISC-V和ARM是两种流行的处理器架构。它们各自具有独特的特点和优势,适用于不同的应用场景。 1. RISC-V架构 RISC-V(读作“risk-five”)是一种开源
    的头像 发表于 12-11 17:50 4346次阅读