0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

是否采用 Versal?为什么升级到 Versal?

454398 来源:Xilinx赛灵思官微 作者:Manuel Uhm 2020-10-11 11:19 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

作者:Manuel Uhm ,赛灵思芯片市场营销总监

在我与客户交流时,常被问到这个问题。也许措辞并非完全如此,但大致是下面这样:“为什么我要升级到 Versal™ACAP?现在是时候这样做了吗?”

这是一个很好的问题,而且答案也很简单,那就是——“具体情况具体分析”。

好吧,也许这样的答案根本不简单!公正地说,有诸多因素需要考虑,包括设计要求/资源、设计能在多大程度上利用 Versal ACAP 中数量庞大的硬 IP、库和软 IP 可用性、芯片可用性、生产时限等。

因此,具体答案确实会随着相关因素的变化而发生改变。我们将在今后的博文中探讨这些主题,但今天,我想把重点放在“为什么升级到 Versal”这个问题上并提供具体的客户示例。

认识到所有硬 IP 的价值

在探讨为什么要升级到 Versal ACAP 时,必须首先认识到所有硬 IP 的价值,包括存储控制器、PCIe®、多速率以太网和片上可编程网络( NoC )等常用基础设施的价值,它可以减少对灵活应变的引擎或可编程逻辑的路由需求。

一些 Versal 系列还包含 AI 引擎(一种非常适合高级信号处理和 ML 算法的新型矢量处理器)、高带宽存储器、直接 RF 和高速密钥。赛灵思将这些 IP 全部硬化的主要原因之一在于,赛灵思在多年前就意识到摩尔定律即将走向终点,仅靠缩小晶体管难以为客户在每个新的工艺节点上提供他们所期待的性能提升和功耗下降。

下图所示的是 Versal AI Core 系列器件中硬 IP 的价值。可以看出,与我们大获成功的 16nm UltraScale+™ 产品相比,它拥有 LUT 占用大幅降低、功耗显著下降等多项优势。在 Versal AI Core VC1902 器件中,有望省下多达 360 万个 LUT。

当然,大多数设计并不能用到所有硬 IP ,但如果将一个类似设计移植到 Versal ACAP,就会看到 LUT 占用和功耗的实质性降低,而且还可以提供布局布线速度加快、日设计迭代次数增加等附加优势。

Versal AI Core 系列中集成外壳程序和硬 IP 的价值

借助 AI 引擎实现高级信号处理

今天我还想重点讲解一下 AI 引擎。AI 引擎由数十个到数百个(在最大型的 AI Core 系列器件 VC1902 中多达 400 个)专为线性代数和矩阵数学等数学功能优化的小型 VLIW SIMD 矢量处理器阵列构成。当人们听到“AI 引擎”一词时,往往会自然而然地想到人工智能

然而,这些功能只是众多高级信号处理算法(如波束成型和大规模 MIMO )和机器学习推断算法(如用于图像分类的卷积神经网络( CNN ))的基本构建块。有鉴于这一原因,无论是信号处理还是推断,AI 引擎都能分别提供复数数据和实数数据支持。

AI 引擎的关键目标应用之一是 5G 无线系统信号处理。针对一个支持 200MHz 瞬时带宽 2 的 64 天线系统的波束成型技术,AI 引擎可为其提供 5 倍的计算密度并降低 50% 的功耗。这也引起了领先的 5G 测试测量设备提供商 Keysight 的关注。

此外,他们也十分注重开发生产力。诚然,他们拥有负责灵活应变的引擎硬件编程的专家,但是相比硬件布局布线需要耗费数个小时, AI 引擎的编译用时仅需要几分钟,这样一来,他们的 5G 无线算法的设计与开发生产力就会显著提高,每星期便能多完成几次设计迭代。

然而,从他们的实现方案原理图可以看出(参见下图),Versal ACAP 的系统级价值可谓是决定性的,因为他们能将 AI 引擎的功耗及生产力与灵活应变的引擎的灵活性相结合,创建出令人叹服的 EVM 演示。

EVM 测量 Tx/Rx 性能及其 IQ 级联分析

EVM 测量 Tx/Rx 性能及其 IQ 级联分析

这仅仅是客户采用 Versal ACAP 架构(特别是 AI 引擎)从而获得重大效益的示例之一。还有众多其他客户在 VC1902 上为 AI 引擎编程,用于 5G、数据中心推断、边缘推断原型设计、雷达、线缆接入等众多应用。

如果您有兴趣进一步了解 Versal AI Core 系列(点击此处了解)中的 AI 引擎,请阅读本白皮书(点击此处阅读)并观看 Keysight 视频(点击此处查看),直接聆听他们讲述更多有关 AI 引擎的价值。

编辑:hfy


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 信号处理
    +关注

    关注

    49

    文章

    1160

    浏览量

    105247
  • 存储控制器
    +关注

    关注

    0

    文章

    24

    浏览量

    9502
  • Versal
    +关注

    关注

    1

    文章

    176

    浏览量

    8541
  • AI引擎
    +关注

    关注

    0

    文章

    19

    浏览量

    1430
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    AMD Versal Gen 2开发实战进阶工坊系列活动即将举办

    在人工智能与边缘计算深度融合的当下,如何用新一代自适应计算技术实现系统高效加速,已经成为产品落地与技术升级的核心。为了帮大家快速掌握硬核开发能力,AMD 分别联手 AVNET 和 COMTECH
    的头像 发表于 04-15 11:37 350次阅读

    AMD Versal CPM5 QDMA Gen4x8 ST Only Performance Design CED示例

    的驱动程序来运行性能测试的步骤。这是 AMD Versal 自适应 SoC CPM QDMA 端点 (EP) 设计中可用的预设之一。
    的头像 发表于 03-23 09:12 1258次阅读
    AMD <b class='flag-5'>Versal</b> CPM5 QDMA Gen4x8 ST Only Performance Design CED示例

    AMD Versal自适应SoC中eMMC烧录/启动调试检查表(上)

    本篇博文提供了有关 AMD Versal 自适应 SoC 中 eMMC 烧录和启动设置的技巧和指南。它还可用于调试 eMMC 烧录/启动失败。提交服务申请个案前,应先复查以下检查表。
    的头像 发表于 03-09 10:24 1967次阅读
    AMD <b class='flag-5'>Versal</b>自适应SoC中eMMC烧录/启动调试检查表(上)

    AMD VEK385评估套件助力快速启动第二代Versal AI Edge系列设计

    AMD VEK385 评估套件为评估第二代 AMD Versal AI Edge 系列 XC2VE3858 器件提供了一条快速、功能丰富且可扩展的途径。借助异构计算、高性能 I/O、全面的内存带宽、即用型工作负载以及稳健的启动工具,工程师可以快速评估系统性能,并加速从原型
    的头像 发表于 03-06 09:09 676次阅读

    使用Aurora 6466b协议实现AMD UltraScale+ FPGA与AMD Versal自适应SoC的对接

    在本博客中,我们将介绍使用 Aurora 6466b 协议实现 AMD UltraScale+ FPGA 与 AMD Versal 自适应 SoC 的对接。我们还将涵盖有关 IP 配置、FPGA 之间的连接、时钟设置以及复位拓扑结构的详细信息。
    的头像 发表于 01-13 14:04 3796次阅读
    使用Aurora 6466b协议实现AMD UltraScale+ FPGA与AMD <b class='flag-5'>Versal</b>自适应SoC的对接

    探索AMD XILINX Versal Prime Series VMK180评估套件,开启硬件创新之旅

    探索AMD XILINX Versal Prime Series VMK180评估套件,开启硬件创新之旅 在电子设计的领域中,快速实现原型设计并确保高性能是每一位工程师的追求。AMD XILINX
    的头像 发表于 12-15 14:40 787次阅读

    AMD Versal自适应SoC内置自校准的工作原理

    本文提供有关 AMD Versal 自适应 SoC 内置自校准 (BISC) 工作方式的详细信息。此外还详述了 Versal 的异步模式及其对 BISC 的影响。
    的头像 发表于 10-21 08:18 4396次阅读

    AMD 7nm Versal系列器件NoC的使用及注意事项

    AMD 7nm Versal系列器件引入了可编程片上网络(NoC, Network on Chip),这是一个硬化的、高带宽、低延迟互连结构,旨在实现可编程逻辑(PL)、处理系统(PS)、AI引擎(AIE)、DDR控制器(DDRMC)、CPM(PCIe/CXL)等模块之间的高效数据交换。
    的头像 发表于 09-19 15:15 3130次阅读
    AMD 7nm <b class='flag-5'>Versal</b>系列器件NoC的使用及注意事项

    在AMD Versal自适应SoC上使用QEMU+协同仿真示例

    在任意设计流程中,仿真都是不可或缺的关键组成部分。它允许用户在无任何物理硬件的情况下对硬件系统进行确认。这篇简短的博客将介绍如何使用 QEMU + 协同仿真来对 AMD Versal 自适应 SoC
    的头像 发表于 08-06 17:21 2187次阅读
    在AMD <b class='flag-5'>Versal</b>自适应SoC上使用QEMU+协同仿真示例

    一文详解Advanced IO wizard异步模式

    7nm Versal系列相对于16nm Ultrascale plus系列,IO做了升级,U+系列的HPIO在Versal升级为XPIO。Versa
    的头像 发表于 07-11 09:52 1779次阅读
    一文详解Advanced IO wizard异步模式

    基于AMD Versal器件实现PCIe5 DMA功能

    Versal是AMD 7nm的SoC高端器件,不仅拥有比16nm性能更强的逻辑性能,并且其PS系统中的CPM PCIe也较上一代MPSoC PS硬核PCIe单元强大得多。本节将基于AMD官方开发板展示如何快速部署PCIe5x8及DMA功能。
    的头像 发表于 06-19 09:44 2019次阅读
    基于AMD <b class='flag-5'>Versal</b>器件实现PCIe5 DMA功能

    AMD第二代Versal AI Edge和Versal Prime系列加速量产 为嵌入式系统实现单芯片智能

    我们推出了 AMD 第二代 Versal AI Edge 系列和第二代 Versal Prime 系列,这两款产品是对 Versal 产品组合的扩展,可为嵌入式系统实现单芯片智能。
    的头像 发表于 06-11 09:59 2073次阅读

    利用AMD VERSAL自适应SoC的设计基线策略

    是否准备将设计迁移到 AMD Versal 自适应 SoC?设计基线是一种行之有效的时序收敛方法,可在深入研究复杂的布局布线策略之前,帮您的 RTL 设计奠定坚实的基础。跳过这些步骤可能会导致
    的头像 发表于 06-04 11:40 925次阅读

    Versal 600G DCMAC Subsystem LogiCORE IP产品指南

    AMD 自适应计算文档按一组标准设计进程进行组织,以便帮助您查找当前开发任务相关的内容。您可以在设计中心页面上访问 AMD Versal 自适应 SoC 设计进程。您还可以使用设计流程助手来更深入了解设计流程,并找到特定于预期设计需求的内容。本文档涵盖了以下设计进程:
    的头像 发表于 06-03 14:25 962次阅读
    <b class='flag-5'>Versal</b> 600G DCMAC Subsystem LogiCORE IP产品指南

    适用于Versal的AMD Vivado 加快FPGA开发完成Versal自适应SoC设计

    设计、编译、交付,轻松搞定。更快更高效。 Vivado 设计套件提供经过优化的设计流程,让传统 FPGA 开发人员能够加快完成 Versal 自适应 SoC 设计。 面向硬件开发人员的精简设计流程
    的头像 发表于 05-07 15:15 1473次阅读
    适用于<b class='flag-5'>Versal</b>的AMD Vivado  加快FPGA开发完成<b class='flag-5'>Versal</b>自适应SoC设计