0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何通过虚拟制造提高7nm良率

lPCU_elecfans 来源:泛林集团 作者:泛林集团 2020-09-04 17:39 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

通过失效分类、良率预测和工艺窗口优化实现良率预测和提升 器件的良率在很大程度上依赖于适当的工艺规格设定和对制造环节的误差控制,在单元尺寸更小的先进节点上就更是如此。过去为了识别和防止工艺失效,必须要通过大量晶圆的制造和测试来收集数据,然后对采集到的数据进行相关性分析,整个过程费时且昂贵。如今半导体虚拟制造工具(例如SEMulator3D)的出现改变了这一现状,让我们可以在“虚拟”环境下完成以上实验。甚至在硅材料中进行工艺实验之前,虚拟制造就可以用于了解工艺之间的相互影响和工艺步骤灵敏度以实现最大化良率。本文将通过一个简单示例来演示如何通过虚拟制造来提升7nm节点特定结构的良率,其中使用到的技术包括失效分类、良率预测和工艺窗口优化。

良率提升与失效分类

A.失效分类定义 边缘定位误差是导致后段制程良率损失的主要失效模式[1]。下面用简单实例说明,假设M1由金属A(MA)和金属B(MB)组成【通常由LELE(光刻-刻蚀-光刻-刻蚀),或自对准双重图形化技术(SADP)工艺产生】,而接触孔(VC)被设计连接到MB。 金属关键尺寸CD(或SADP工艺中的心轴CD)或VC CD或金属至VC的套准精度存在工艺误差,会引起因通孔和金属层之间产生边缘定位误差而导致的良率损失。 如下失效分类分别对应不同的CD和套准误差组合(见图1):

高接触电阻(HR):VC和MB接触面积过小

VC-MA漏电(VML):VC至MA的距离过小

MA-MB漏电(MML):MA至MB的距离过小

VC-MB开路(VMO):VC未接触MB,两者之间没有重叠

VC-MA短路(VMS):VC接触MA,两者之间有部分重叠

图1. 分类图示(a)合格,(b)HR,(c)VML,(d)MML,(e)VMO,(f)VMS B.结构构建与校准,以及失效模式生成与识别 为了演示如何通过虚拟制造提高良率,现构建一个7nm的 VC和M1工艺。在生成并校准虚拟工艺结构之后,执行一系列虚拟量测步骤。图2展示了在虚拟结构上相应的测量位置,根据测量结果,可以将当前失效纳入相应的失效分类。

图2 虚拟测量(结构检索)(a)VA-MA最小接触面积,(b)VA-MB最小距离,(c)MA-MB最小距离,(d)VB-MB最大接触面积 基于特定的规格和规则,可以根据测量结果自动实现失效模式分类。 C.良率预测和失效模式排行 在实际的制造过程中,心轴/通孔 CD和套准精度等工艺参数被控制在以目标值为中心一定宽度的范围内分布。通过SEMulator3D可自动执行实验设计(DOE)并生成和收集由用户定义的平均值和范围宽度/标准差。根据收集的数据和预先设定的良率规则,即可计算出合格率或良率(即在特定输入条件下,通过合格次数与检验总次数的比率)。用户还可以根据生成的测量结果与失效规则做对比,对失效进行自定义分类。 我们首先确定了MCD(心轴CD)、VCD(通孔CD)、SPT(侧墙厚度)和MVO(轴心-VCX轴方向套准精度)的均值移动范围及其分布宽度,之后执行实验设计,用蒙特卡洛模拟方法执行3000次虚拟实验测试。图3(a, b)为四种不同输入条件下的失效类别汇总条形图和良率汇总表,通过这些图表可以看出特定输入条件下发生各种失效的概率大小并由此判断出各类失效模式对良率的影响。

图3. 特定MCD/ VCD/ MVO条件下的良率情况。(a)失效模式条形图,(b)良率汇总 D.工艺窗口优化 在工艺开发过程中,开展上述分析可能会引发一系列其他问题,例如预测所得的良率是否合理?是否可通过调整规格均值获得更高的良率?放宽工艺分布宽度要求的同时能否保持良率?如果无法达到满意的良率结果,是否可以通过收紧分布宽度以达到目标良率,以及收紧程度如何?要回答上述问题就要用到SEMulator3D中的工艺窗口优化(PWO)功能。该功能可以自动搜索具有固定分布宽度的均值组合,然后再根据所收集的数据得出最高良率(合格率)的最佳工艺窗口。 表1 所示为工艺参数优化前,优化后,优化后+收紧SPT厚度条件下的良率及其对应的工艺窗口。通过该表可以看出,只需优化工艺规格均值即可将良率从48.4%提高至96.6%,接下来只需进一步收紧SPT分布宽度值即可获得99%的目标良率。

表1.不同输入条件下的良率汇总表

结论

本文探讨了如何通过虚拟制造提高良率。文中实例采用了因边缘定位误差导致VC-M1良率损失的7nm 6T SRAM模型,采用的技术包括结构构建、模型校准、虚拟量测、失效分类、良率预测和工艺窗口优化。分析结果表明通过工艺窗口优化功能和收紧规格要求可以将良率从48.4%提高到99.0%。可以看出,虚拟制造可广泛应用于各种良率提升研究,而这些研究的结果将推动半导体工艺和技术的发展。 作者:泛林集团


原文标题:如何识别和防止7nm工艺失效

文章出处:【微信公众号:电子发烧友网】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 7nm
    7nm
    +关注

    关注

    0

    文章

    267

    浏览量

    36420

原文标题:如何识别和防止7nm工艺失效

文章出处:【微信号:elecfans,微信公众号:电子发烧友网】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    芯片失效分析实战指南:精准定位失效根源,护航国产芯片提升

    导语: 在芯片决定企业存亡的时代,失效分析工程师已成为集成电路产业链的核心技术力量。随着国产28nm产线突破95%、14
    的头像 发表于 04-16 11:18 1046次阅读
    芯片失效分析实战指南:精准定位失效根源,护航国产芯片<b class='flag-5'>良</b><b class='flag-5'>率</b>提升

    索尼3.0版虚拟制作工具套装重磅升级

    索尼新推出的 3.0 版虚拟制作工具套装由摄影机与显示屏虚拟制作插件(Camera and Display Plugin)和色彩校准工具(Color Calibrator)组成,在 2.0 版本
    的头像 发表于 04-09 10:53 574次阅读

    奥拓电子助力2026全国大学生虚拟制作大赛

    近期,2026全国大学生虚拟制作大赛(VPC)在全国七大赛区陆续启动,作为本届大赛技术支持单位,奥拓电子凭借深耕行业多年的硬核技术、成熟的虚拟制作解决方案,护航赛事高标准开展。
    的头像 发表于 03-27 13:51 429次阅读

    用户大会回顾 - 西门子 | 联手普迪飞重构分析管理新范式,Exensio MA 解锁量产高效密码!

    在普迪飞用户大会上,西门子JayantDeSouza与普迪飞RishiBamb联合公布基于Exensio制造分析平台(ExensioMA)的一体化分析解决方案。通过西门子Tesse
    的头像 发表于 03-11 09:07 555次阅读
    用户大会回顾 - 西门子 | 联手普迪飞重构<b class='flag-5'>良</b><b class='flag-5'>率</b>分析管理新范式,Exensio MA 解锁量产高效密码!

    英特尔 18A 跃升,普迪飞成核心攻坚力量|助力实现月度 7%-8% 稳定增长

    电话会,CEO陈立武(Lip-BuTan)重磅披露:旗下对标2nm级的18A先进制程,已实现月度环比7%-8%的稳定提升,并明确将
    的头像 发表于 03-09 12:00 758次阅读
    英特尔 18A <b class='flag-5'>良</b><b class='flag-5'>率</b>跃升,普迪飞成核心攻坚力量|助力实现月度 <b class='flag-5'>7</b>%-8% 稳定增长

    三星2nm提升至50%,2027年前实现晶圆代工业务盈利可期

    据报道,三星电子第一代2nm GAA制程(SF2)已稳定在50%,该数据也通过其量产的Exynos 2600处理器得到印证。
    的头像 发表于 01-19 18:16 3704次阅读

    国产芯片真的 “稳” 了?这家企业的 14nm 制程,已经悄悄渗透到这些行业…

    的控制芯片,甚至工业设备的传感器,都能看到它的身影。 之前总担心国产芯片 “产能跟不上、不够高”,但查了下中芯国际的最新动态:2025 年 Q3 的 14nm 产能已经提升了 20%,
    发表于 11-25 21:03

    线路板 PCBA 生产效率和有哪些提高方式?

    在电子制造中,PCBA(印刷电路板组件)的生产效率与率直接影响企业成本、交付能力和竞争力。消费电子、工业控制等领域若出现效率低或波动,易导致订单延误、成本增加。那么,有哪些科学可
    的头像 发表于 10-31 14:10 1193次阅读
    线路板 PCBA 生产效率和<b class='flag-5'>良</b><b class='flag-5'>率</b>有哪些<b class='flag-5'>提高</b>方式?

    “汽车智能化” 和 “家电高端化”

    一、先搞懂:7nm 提升到底意味着什么?​ 很多人觉得 “7nm 芯片” 是手机、电脑的专属,其实不然!
    发表于 10-28 20:46

    机器学习(ML)赋能化合物半导体制造:从源头破局难题,Exensio平台实现全流程精准预测

    ,往往要到最终测试/封装环节才暴露——此时晶圆已附加高价值工艺成本,损失已成定局。如何将管控“前置”到缺陷源头,成为化合物半导体制造
    的头像 发表于 10-21 10:05 1260次阅读
    机器学习(ML)赋能化合物半导体<b class='flag-5'>制造</b>:从源头破局<b class='flag-5'>良</b><b class='flag-5'>率</b>难题,Exensio平台实现全流程精准预测

    白光干涉仪在浸没式光刻后的3D轮廓测量

    浸没式光刻(Immersion Lithography)通过在投影透镜与晶圆之间填充高折射液体(如超纯水,n≈1.44),突破传统干法光刻的分辨极限,广泛应用于 45nm
    的头像 发表于 09-20 11:12 1277次阅读

    AMD 7nm Versal系列器件NoC的使用及注意事项

    AMD 7nm Versal系列器件引入了可编程片上网络(NoC, Network on Chip),这是一个硬化的、高带宽、低延迟互连结构,旨在实现可编程逻辑(PL)、处理系统(PS)、AI引擎(AIE)、DDR控制器(DDRMC)、CPM(PCIe/CXL)等模块之间的高效数据交换。
    的头像 发表于 09-19 15:15 3233次阅读
    AMD <b class='flag-5'>7nm</b> Versal系列器件NoC的使用及注意事项

    华大九天Vision平台重塑晶圆制造优化新标杆

    摩尔定律驱动下,半导体产业正步入复杂度空前的新纪元。先进工艺节点的持续突破叠加国产化供应链的深度整合,不仅推动芯片性能实现跨越式发展,更使管理面临前所未有的技术挑战。纳米级尺度下的设计缺陷被放大,工艺窗口收窄,任何偏差都可能引发
    的头像 发表于 09-12 16:31 2472次阅读
    华大九天Vision平台重塑晶圆<b class='flag-5'>制造</b><b class='flag-5'>良</b><b class='flag-5'>率</b>优化新标杆

    广立微DE-YMS系统助力紫光同芯管理

    广立微(Semitronix)与国内领先的汽车电子及安全芯片供应商紫光同芯,在管理领域已开展近两年深度合作。期间,广立微DE-YMS系统凭借其快速、精准的损失根因定位能力,有效
    的头像 发表于 09-06 15:02 2143次阅读
    广立微DE-YMS系统助力紫光同芯<b class='flag-5'>良</b><b class='flag-5'>率</b>管理

    屹立芯创半导体除泡技术:提升先进封装的关键解决方案

    在半导体制造领域,气泡问题一直是影响产品和可靠性的重要因素。随着芯片集成度不断提高,封装工艺日益复杂,如何有效消除制程中的气泡成为行业关注的焦点。
    的头像 发表于 07-23 11:29 1243次阅读
    屹立芯创半导体除泡技术:提升先进封装<b class='flag-5'>良</b><b class='flag-5'>率</b>的关键解决方案