0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

ESD耐性的测试方法耐性

GLeX_murata_eet 来源:村田中文技术社区 2020-07-01 15:33 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

本文对电容器ESD(Electrostatic Discharge:静电放电)耐性进行说明。

ESD耐性的测试方法耐性

人体和设备所携带的静电向整机及电子元件放电时,由于增加了冲击性的电磁能量,则产品必须具备一定量ESD耐力。

ESD耐性测试方法根据产生静电的模型,分为以下三种:

①HBM

②MM

③CDM

其中,我们为您说明一般较多用作电容器ESD耐性测试方法的①HBM。

①HBM(Human Body Model:人体模型):假设由人体静电放电时的测试

②MM(Machine Model:机械模型):假设由机械静电放电时的测试

③CDM(Charged Device Model:带电设备模型):假设由带电设备静电放电时的测试

HBM的ESD测试规格有AEC-Q200-002和IEC61000-4-2等,HBM模型常熟如下表所示因规格有所不同。

AEC-Q200-002HBM的ESD测试电路及放电电流波形如图1、图2所示。

(i)开关2为断开状态,开关1闭合,施加高压电源,充电用电容器(Cd)存储电量。

(ii)开关1断开,开关2闭合,电对测试对象电容器(Cx)施加Cd存储的电量,进行测试。

※Cx:测试对象电容器 Cd:充电用电容器 Rd:放电用电阻 Rc:保护电阻

图1.HBM的ESD测试电路

图2.放电电流波形

根据AEC-Q200-002,HBM的ESD测试流程如图3所示,级分类如表1所示。根据图3的流程进行测试,耐电压的分级如表1所示进行分类。

图3.HBM的ESD测试流程

表1.HBM的ESD测试流程

DC:直流接触放电 AD:空气放电

电容器静电容量与ESD耐性的关系

测试对象电容器的静电容量对电容器两端产生的电压有影响。

图4.HBM的ESD测试电路

测试对象电容器的静电容量(Cx)和两端产生的电压(Vx)有如下关系。

电源电压(Vd)及充电用电容器的静电容量(Cd)恒定时,测试对象电容器的静电容量(Cx)越大,测试对象电容器两端产生的电压(Vx)越小。

因此一般的测试对象电容器静电容量越大,ESD耐性有变大的趋势。

实际上,如电介质的种类及厚度之类的设计上的差异,耐电压的性能范围也有不同,并非所有的都如上述的趋势一样。

(参考数据)多层陶瓷电容器(GCM系列)的ESD耐性

展示了多层陶瓷电容器(GCM系列)的ESD耐性参考数据。

图5. 高介电常数型电容器的ESD测试结果(Vd=25kV为测量范围)

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电容器
    +关注

    关注

    64

    文章

    6945

    浏览量

    106613
  • ESD
    ESD
    +关注

    关注

    50

    文章

    2375

    浏览量

    178861
  • 静电
    +关注

    关注

    2

    文章

    546

    浏览量

    38014

原文标题:【工程师必看】一文了解电容器的ESD耐性

文章出处:【微信号:murata-eetrend,微信公众号:murata-eetrend】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    ESD测试的详细解释

    ESD测试,即静电放电测试(Electrostatic Discharge Testing),是一种用于评估电子设备或组件在静电放电环境下的性能稳定性和可靠性的测试
    发表于 11-26 07:37

    13保护器件ESD的VB VC IR IPP代表什么意思

    ESD
    上海雷卯电子
    发布于 :2025年10月26日 11:45:43

    基于JEDEC标准的闩锁效应测试方法

    作为半导体器件的潜在致命隐患,Latch Up(闩锁效应)一直是电子行业可靠性测试的重点。今天,SGS带你深入揭秘这个“隐形杀手”,并详解国际权威标准JEDEC JESD78F.02如何通过科学的测试
    的头像 发表于 10-22 16:58 1256次阅读
    基于JEDEC标准的闩锁效应<b class='flag-5'>测试</b><b class='flag-5'>方法</b>

    【EMC技术案例】芯片下方电源走线导致ESD测试Fail案例

    【EMC技术案例】芯片下方电源走线导致ESD测试Fail案例
    的头像 发表于 10-20 17:02 449次阅读
    【EMC技术案例】芯片下方电源走线导致<b class='flag-5'>ESD</b><b class='flag-5'>测试</b>Fail案例

    【EMC标准分析】消费电子与汽车电子ESD测试标准差异对比

    【EMC标准分析】消费电子与汽车电子ESD测试标准差异对比
    的头像 发表于 09-09 17:32 802次阅读
    【EMC标准分析】消费电子与汽车电子<b class='flag-5'>ESD</b><b class='flag-5'>测试</b>标准差异对比

    为什么 ESD 测试能过,但实际应用还是被击坏?

    在电子产品的开发过程中,静电放电(ESD测试往往是EMC测试中的重要环节之一。很多客户反馈:样机在实验室中按照IEC61000-4-2标准进行ESD
    的头像 发表于 09-03 10:53 533次阅读
    为什么 <b class='flag-5'>ESD</b> <b class='flag-5'>测试</b>能过,但实际应用还是被击坏?

    浪涌测试、脉冲群测试ESD测试的对比

    + 8/20μs 电流波) 1.2/50μs:电压波(开路状态) 8/20μs:电流波(短路状态) 测试等级 :通常 ±0.5kV ~ ±4kV (线-线或线-地) 1.3 测试方法 直接耦合 :通过
    的头像 发表于 08-12 21:46 925次阅读

    ESD技术文档:芯片级ESD与系统级ESD测试标准介绍和差异分析

    ESD技术文档:芯片级ESD与系统级ESD测试标准介绍和差异分析
    的头像 发表于 05-15 14:25 4023次阅读
    <b class='flag-5'>ESD</b>技术文档:芯片级<b class='flag-5'>ESD</b>与系统级<b class='flag-5'>ESD</b><b class='flag-5'>测试</b>标准介绍和差异分析

    半导体芯片的ESD静电防护:原理、测试方法与保护电路设计

    半导体芯片易受大电流与高电压现象影响。为实现元件级保护,我们采用片上ESD保护电路来提供安全的静电放电电流泄放路径。静电放电(ESD)是电子设备面临的常见威胁。当ESD事件发生时,一定量的电荷会在
    的头像 发表于 05-13 11:21 2732次阅读
    半导体芯片的<b class='flag-5'>ESD</b>静电防护:原理、<b class='flag-5'>测试</b><b class='flag-5'>方法</b>与保护电路设计

    浅谈静电放电(ESD)测试

    方式引发。ESD的特点是电荷积累时间长、放电电压高、涉及电量少、电流小且作用时间极短。 静电测试ESD)有哪些方式 ESD(静电放电)测试
    的头像 发表于 03-17 14:57 2493次阅读

    三星电子成功研发量子耐性安全芯片S3SSE2A 应对未来网络安全挑战

    近日,三星电子系统LSI事业部宣布成功研发出一款名为S3SSE2A的安全芯片,以应对不断发展的量子电脑技术所带来的网络安全威胁。这款芯片不仅已完成样品出货准备,更在行业内率先采用了量子耐性口令
    的头像 发表于 03-05 13:56 931次阅读
    三星电子成功研发量子<b class='flag-5'>耐性</b>安全芯片S3SSE2A 应对未来网络安全挑战

    用ADS7830做一个按键检测,做3KV ESD测试时,ESD信号打到外壳的地时,ADS7830会锁死,怎么解决?

    我在用ADS7830做一个按键检测,在做3KV ESD测试时,ESD信号打到外壳的地时,ADS7830会锁死。当ESD信号撤销后,改变ADC的输入信号,输出都是干扰前的数据。以下是我
    发表于 01-16 07:55

    集成电路电磁兼容性及应对措施相关分析(三)集成电路ESD 测试与分析

    测量对于确定IC的EMC特性是必要的。只有准确了解IC的EMC特性,才能在生产前采取有效的预防措施,提高产品的抗ESD能力和EMC性能,避免后期因ESD干扰导致的产品故障和成本增加等问题集成电路ESD
    的头像 发表于 12-23 09:53 1360次阅读
    集成电路电磁兼容性及应对措施相关分析(三)集成电路<b class='flag-5'>ESD</b> <b class='flag-5'>测试</b>与分析

    集成电路电磁兼容性及应对措施相关分析(三)—集成电路ESD 测试与分析

    和成本增加等问题 。 三、集成电路ESD 测试与分析 1、测试环境与电场产生 图5 使用 ESD 发生器的测量设置l 测试环境,集成电路(I
    的头像 发表于 12-20 09:14 1105次阅读
    集成电路电磁兼容性及应对措施相关分析(三)—集成电路<b class='flag-5'>ESD</b> <b class='flag-5'>测试</b>与分析