过去十几年,在以消费电子产品为代表的智能化浪潮推动下,半导体产业取得了长足的进步,EDA工具也经历了发展史上最为繁荣的阶段。作为芯片设计生产的必备工具,EDA用不到百亿美金的市场规模,支撑起了几千亿美金集成电路产业的欣欣向荣。
人工智能(AI)、机器学习(ML)成为电子科技深刻变革的主要推动力,它们正在进行更深层次的渗透,从方方面面影响我们的生活。半导体和电子产品继续主导现代生活的同时,AI与ML也在改变背后的设计体系,使其不断推陈出新,成为所有创新的源头活水。
近来,两大EDA巨头Cadence(楷登电子)和Synopsys(新思科技)在这方面都有动作,使芯片设计生产力有了质的飞跃。
Cadence发布了基于机器学习引擎的更新版数字全流程工具,同时基于其研发的iSpatial技术,支持全流程集成。这一新版数字全流程采用了支持ML功能的统一布局布线和物理优化引擎等多项技术,吞吐量最高提升3倍,PPA最高提升20%。据了解,这一采用统一的布线和物理优化引擎,已经完成数百次从16nm到5nm及更小工艺节点的成功投片,被证明能够进一步优化功耗、性能和面积,广泛应用于汽车、移动、网络、高性能计算和AI等各个领域。
全新Cadence数字全流程的实现包括如下关键技术:
Cadence这一全新发布的重大意义在于:它实现了数字全流程基于机器学习引擎,包括Innovus设计实现系统、Genus综合解决方案、Tempus时序签核解决方案和Voltus IC电源完整性解决方案,覆盖数字设计前端、后端、综合、电源完整性、signoff等。与传统EDA工具使用的设计方法学引擎相比,新版数字全流程通过iSpatial技术、ML等进行了全面优化,从而提升了设计效率和质量,获得3倍的吞吐量提升。
新思科技推出了自主人工智能应用程序——DSO.ai(Design Space Optimization AI),DSO.ai能够在芯片设计的巨大求解空间里搜索优化目标。通过对芯片设计流程选项的探索,能够自主执行次要决策,而芯片设计工程师可以进行更高阶的操作,从而提升整体的生产力。
DSO.ai采用机器学习技术来执行大规模搜索任务,能够自主运行成千上万的探索矢量,并实时获取千兆字节的高速设计分析数据。DSO.ai引擎通过获取由芯片设计工具生成的大数据流,并用它来探索搜索空间、观察设计随时间的演变情况,同时调整设计选择、技术参数和工作流程,以指导探索过程向多维优化的目标发展。同时,DSO.ai可以自主执行如调整工具设置等次要决策,为开发者减负。
新思科技人工智能实验室主任廖仁亿曾表示,EDA未来的终极形式就是AI。在继续提升其设计工具的产品性能时,AI 技术是最重要的力量之一。
新思方面认为,芯片设计是一个蕴藏更多潜在可优化方案的巨大求解空间。在如此巨大的空间进行搜索是一项非常费力的工作,在现有经验和系统知识的指导下仍需要数周的实验时间。此外,芯片设计流程往往会消耗并生成数TB的高维数据,这些数据通常在众多单独优化的孤岛上进行区分和分段。为了创建最佳设计方案,开发者必须获取大量的高速数据,并在分析不全面的情况下,即时做出极具挑战的决策,这通常会导致决策疲劳和过度的设计约束。特别是在当今竞争异常激烈的市场和严格的芯片制造要求下,合格方案和最佳方案之间的差异可能意味着数百MHz性能、数小时电池寿命以及数百万美元设计成本的差距。
通过大规模扩展设计工作流程,DSO.ai让用户能够洞悉难以探索的设计、工艺和技术解决方案空间,帮助芯片设计团队在预算和进度内,将更好性能和更高能效的差异化产品推向市场。
目前看来,市场对于颠覆性的EDA方法学充满了期待。
MediaTek计算和人工智能技术事业部总经理Dr. SA Hwang认为,通过Cadence的Innovus设计实现系统GigaOpt优化器工具新增的机器学习能力,得以快速完成CPU核心的自动训练,提高最大频率,并将时序总负余量降低80%。签核设计收敛的总周转时间可以缩短2倍。
三星电子代工设计平台开发执行副总裁Jaehong Park对两家公司新技术的应用情况分别给出了评价。他认为Cadence的iSpatial技术可以精确预测完整布局对PPA的优化幅度,实现了RTL、设计约束和布局布线的快速迭代,使总功耗减少了6%,且设计周转时间加快了3倍。同时,机器学习能力让三星Foundry 的4nm EUV节点训练设计模型上,实现了5%的额外性能提升和5%的漏电功率减少。
而对于Synopsys的DSO.ai,他表示原本需要多位设计专家耗时一个多月才可完成的设计,采用DSO.ai只要短短3天即可完成。这种AI驱动的设计方法将使三星的用户能够在芯片设计中充分利用其先进技术的优势。
Cadence的丁渭滨曾以IC设计中的布线为例谈到,这个关键的步骤需要长时间运算才能得到最终结果。随着从7nm到5nm再到 3nm,运行的时间不止是线性增长的问题,伴随而来的还有:前端布线之前做了很多优化,布线之后看到的东西却截然不同。
如何解决这个问题?可能有多种策略:有人会在布线前多留一些裕量,保证后面的跳变少一些,芯片性能也能保证。这样理论上固然可以,但是会浪费资源。另外还有一些策略是局部进行调整,但通常像乱枪打鸟,效率低下。丁渭滨说,像布线这种由几百个甚至更多特征来决定的复杂工作,非常适合引入ML来解决问题。
Synopsys也希望通过最新的DSO.ai充分利用最有价值的资源,释放工程设计创造力。使开发者能够从费时的手动操作中解放出来,新员工也能快速上手且达到经验丰富的专家水平,此外设计和制造的总体成本也被降至最低。
EDA拥抱AI、ML成为必然趋势。
随着AI、ML向各个行业的渗透,下游的场景需求倒推给上游,这意味着芯片的设计也要符合场景需求。
还有一个显著的变化是,越来越多的系统厂商开始涉足芯片设计,他们更多是受应用驱动的思路,这对于EDA工具也是新的挑战。一直以来,EDA厂商与晶圆厂保持着紧密的合作,便于根据先进工艺进行迭代演进,但现在,他们还需要打破传统,协助产业链客户达成及时上市时间、复杂设计、验证及模拟流程,满足市场对产品功能与功耗的要求,以及更为先进的半导体工艺和封装要求。
由于这种经验分散在每个人的大脑中,在实际项目中不论是发现问题还是解决问题,效率提升都是有限的。但是,将ML融入EDA方法学中,机器就可以看到和累积所有人的经验,通过不断地学习变得越来越稳定,逐渐摆脱对人的经验的依赖。丁渭滨指出,如果到了这个阶段,芯片设计就走向了一个新高度,一个崭新的天地。
美国国防部高级研究计划局(DARPA)的电子资产智能设计(IDEA)项目,是 DARPA 电子复兴计划(ERI)六个新项目之一,旨在利用先进的机器学习技术为片上系统(SoC)、系统封装(SiP)和印刷电路板(PCB)打造统一平台,开发完整集成的智能设计流程,从而实现更加自动化的电子设计能力。Cadence通过筛选参与到了这一项目中,并获得了最大一笔项目拨款。
无人芯片设计,毫无疑问是一种更为快速且经济高效地生成新型芯片设计的方法。在通往这一终极目标的道路上,数字全流程的实现具有里程碑意义。但即便如此,芯片设计对于人的经验的仰赖短期内无法通过机器实现,特别是在模拟设计领域。也正是如此,使其成为了DARPA的攻关重点之一。Cadence在模拟设计领域的绝对领先地位,以及使用ML进行芯片设计的创新方向与DARPA相契合,应该是其入围的主要原因。
就像所有行业在转型升级过程中,不可避免会带来劳动力的淘汰,但同时,新的机会也会产生。工程师将承担更复杂、更具创造力的工作,辅以更智能的EDA工具,能够进一步激发创新。
在通往无人芯片设计的道路绝非一片通途,人类在探索AI提高生产率方面还有相当长的路要走。我们今天所看到的变化,也仅仅是冰山一角。但不管怎样,机器学习已经开始在 EDA 领域发挥重要作用了,未来,它还有更多提供颠覆性突破来解决半导体难题的机会。
本文由电子发烧友网原创,未经授权禁止转载。如需转载,请添加微信号elecfans999.
人工智能(AI)、机器学习(ML)成为电子科技深刻变革的主要推动力,它们正在进行更深层次的渗透,从方方面面影响我们的生活。半导体和电子产品继续主导现代生活的同时,AI与ML也在改变背后的设计体系,使其不断推陈出新,成为所有创新的源头活水。
AI、ML使芯片设计生产力产生质的飞跃
AI、ML与EDA方法学的融合是革命性的一步。近来,两大EDA巨头Cadence(楷登电子)和Synopsys(新思科技)在这方面都有动作,使芯片设计生产力有了质的飞跃。
Cadence发布了基于机器学习引擎的更新版数字全流程工具,同时基于其研发的iSpatial技术,支持全流程集成。这一新版数字全流程采用了支持ML功能的统一布局布线和物理优化引擎等多项技术,吞吐量最高提升3倍,PPA最高提升20%。据了解,这一采用统一的布线和物理优化引擎,已经完成数百次从16nm到5nm及更小工艺节点的成功投片,被证明能够进一步优化功耗、性能和面积,广泛应用于汽车、移动、网络、高性能计算和AI等各个领域。
全新Cadence数字全流程的实现包括如下关键技术:
- Cadence数字全流程iSpatial技术:iSpatial技术将Innovus设计实现系统的GigaPlace布线引擎和GigaOpt优化器集成到Genus综合解决方案,支持布线层分配,有效时钟偏移和通孔支柱等特性。用户可以使用统一的用户界面和数据库完成从Genus物理综合到Innovus设计实现的无缝衔接。
- ML功能:用户可用现有设计训练iSpatial优化技术,实现传统布局布线流程设计裕度的最小化。
- 优化签核收敛:数字全流程采用统一的设计实现、时序签核及电压降签核引擎,通过所有物理、时序和可靠性目标设计的同时收敛来增强签核性能,帮助客户降低设计裕度,减少迭代。
Cadence这一全新发布的重大意义在于:它实现了数字全流程基于机器学习引擎,包括Innovus设计实现系统、Genus综合解决方案、Tempus时序签核解决方案和Voltus IC电源完整性解决方案,覆盖数字设计前端、后端、综合、电源完整性、signoff等。与传统EDA工具使用的设计方法学引擎相比,新版数字全流程通过iSpatial技术、ML等进行了全面优化,从而提升了设计效率和质量,获得3倍的吞吐量提升。
新思科技推出了自主人工智能应用程序——DSO.ai(Design Space Optimization AI),DSO.ai能够在芯片设计的巨大求解空间里搜索优化目标。通过对芯片设计流程选项的探索,能够自主执行次要决策,而芯片设计工程师可以进行更高阶的操作,从而提升整体的生产力。
DSO.ai采用机器学习技术来执行大规模搜索任务,能够自主运行成千上万的探索矢量,并实时获取千兆字节的高速设计分析数据。DSO.ai引擎通过获取由芯片设计工具生成的大数据流,并用它来探索搜索空间、观察设计随时间的演变情况,同时调整设计选择、技术参数和工作流程,以指导探索过程向多维优化的目标发展。同时,DSO.ai可以自主执行如调整工具设置等次要决策,为开发者减负。
EDA从自动化走向智能化
Cadence全球 AI 研发中心高级 AI 研发总监丁渭滨曾公开分享过Cadence在机器学习领域的定位,分别从 Inside 和 Outside 两方面,他指出:Inside 注重于工具本身,力图让工具更智能,使得用户获得更好的PPA和更快的引擎,从而提升测试和诊断性能表现;Outside 则注重于人,让机器通过学习的方式积累经验,减少人工干预,极大地释放生产力。这也正是EDA工具方角度对于AI能力的诠释:利用 AI 做更智能的芯片设计工具,同时实现以更少的人力、资源、时间投入来设计芯片。新思科技人工智能实验室主任廖仁亿曾表示,EDA未来的终极形式就是AI。在继续提升其设计工具的产品性能时,AI 技术是最重要的力量之一。
新思方面认为,芯片设计是一个蕴藏更多潜在可优化方案的巨大求解空间。在如此巨大的空间进行搜索是一项非常费力的工作,在现有经验和系统知识的指导下仍需要数周的实验时间。此外,芯片设计流程往往会消耗并生成数TB的高维数据,这些数据通常在众多单独优化的孤岛上进行区分和分段。为了创建最佳设计方案,开发者必须获取大量的高速数据,并在分析不全面的情况下,即时做出极具挑战的决策,这通常会导致决策疲劳和过度的设计约束。特别是在当今竞争异常激烈的市场和严格的芯片制造要求下,合格方案和最佳方案之间的差异可能意味着数百MHz性能、数小时电池寿命以及数百万美元设计成本的差距。
通过大规模扩展设计工作流程,DSO.ai让用户能够洞悉难以探索的设计、工艺和技术解决方案空间,帮助芯片设计团队在预算和进度内,将更好性能和更高能效的差异化产品推向市场。
目前看来,市场对于颠覆性的EDA方法学充满了期待。
MediaTek计算和人工智能技术事业部总经理Dr. SA Hwang认为,通过Cadence的Innovus设计实现系统GigaOpt优化器工具新增的机器学习能力,得以快速完成CPU核心的自动训练,提高最大频率,并将时序总负余量降低80%。签核设计收敛的总周转时间可以缩短2倍。
三星电子代工设计平台开发执行副总裁Jaehong Park对两家公司新技术的应用情况分别给出了评价。他认为Cadence的iSpatial技术可以精确预测完整布局对PPA的优化幅度,实现了RTL、设计约束和布局布线的快速迭代,使总功耗减少了6%,且设计周转时间加快了3倍。同时,机器学习能力让三星Foundry 的4nm EUV节点训练设计模型上,实现了5%的额外性能提升和5%的漏电功率减少。
而对于Synopsys的DSO.ai,他表示原本需要多位设计专家耗时一个多月才可完成的设计,采用DSO.ai只要短短3天即可完成。这种AI驱动的设计方法将使三星的用户能够在芯片设计中充分利用其先进技术的优势。
EDA方法学为什么会被AI、ML颠覆?
作为一门AI科学,ML适用于在经验学习中改善具体算法的性能,它能够根据数据以及以往经验,来优化程序的性能标准。在经过大量的训练之后,能够进行自我决策。对于芯片设计工程师来说,每天有大量工作都涉及决策。二者天然存在交汇点。引入ML后,EDA工具变得更加智能,能够以更快的时间提供更优的解决方案。Cadence的丁渭滨曾以IC设计中的布线为例谈到,这个关键的步骤需要长时间运算才能得到最终结果。随着从7nm到5nm再到 3nm,运行的时间不止是线性增长的问题,伴随而来的还有:前端布线之前做了很多优化,布线之后看到的东西却截然不同。
如何解决这个问题?可能有多种策略:有人会在布线前多留一些裕量,保证后面的跳变少一些,芯片性能也能保证。这样理论上固然可以,但是会浪费资源。另外还有一些策略是局部进行调整,但通常像乱枪打鸟,效率低下。丁渭滨说,像布线这种由几百个甚至更多特征来决定的复杂工作,非常适合引入ML来解决问题。
Synopsys也希望通过最新的DSO.ai充分利用最有价值的资源,释放工程设计创造力。使开发者能够从费时的手动操作中解放出来,新员工也能快速上手且达到经验丰富的专家水平,此外设计和制造的总体成本也被降至最低。
EDA拥抱AI、ML成为必然趋势。
随着AI、ML向各个行业的渗透,下游的场景需求倒推给上游,这意味着芯片的设计也要符合场景需求。
还有一个显著的变化是,越来越多的系统厂商开始涉足芯片设计,他们更多是受应用驱动的思路,这对于EDA工具也是新的挑战。一直以来,EDA厂商与晶圆厂保持着紧密的合作,便于根据先进工艺进行迭代演进,但现在,他们还需要打破传统,协助产业链客户达成及时上市时间、复杂设计、验证及模拟流程,满足市场对产品功能与功耗的要求,以及更为先进的半导体工艺和封装要求。
工程师该为融入AI、ML的EDA工具感到颤抖吗?
设计芯片是一件非常复杂的事情,需要整个设计团队的通力合作,需要每位工程师贡献出自己的经验,进行不断的修正,才能提升芯片PPA。由于这种经验分散在每个人的大脑中,在实际项目中不论是发现问题还是解决问题,效率提升都是有限的。但是,将ML融入EDA方法学中,机器就可以看到和累积所有人的经验,通过不断地学习变得越来越稳定,逐渐摆脱对人的经验的依赖。丁渭滨指出,如果到了这个阶段,芯片设计就走向了一个新高度,一个崭新的天地。
美国国防部高级研究计划局(DARPA)的电子资产智能设计(IDEA)项目,是 DARPA 电子复兴计划(ERI)六个新项目之一,旨在利用先进的机器学习技术为片上系统(SoC)、系统封装(SiP)和印刷电路板(PCB)打造统一平台,开发完整集成的智能设计流程,从而实现更加自动化的电子设计能力。Cadence通过筛选参与到了这一项目中,并获得了最大一笔项目拨款。
无人芯片设计,毫无疑问是一种更为快速且经济高效地生成新型芯片设计的方法。在通往这一终极目标的道路上,数字全流程的实现具有里程碑意义。但即便如此,芯片设计对于人的经验的仰赖短期内无法通过机器实现,特别是在模拟设计领域。也正是如此,使其成为了DARPA的攻关重点之一。Cadence在模拟设计领域的绝对领先地位,以及使用ML进行芯片设计的创新方向与DARPA相契合,应该是其入围的主要原因。
就像所有行业在转型升级过程中,不可避免会带来劳动力的淘汰,但同时,新的机会也会产生。工程师将承担更复杂、更具创造力的工作,辅以更智能的EDA工具,能够进一步激发创新。
在通往无人芯片设计的道路绝非一片通途,人类在探索AI提高生产率方面还有相当长的路要走。我们今天所看到的变化,也仅仅是冰山一角。但不管怎样,机器学习已经开始在 EDA 领域发挥重要作用了,未来,它还有更多提供颠覆性突破来解决半导体难题的机会。
本文由电子发烧友网原创,未经授权禁止转载。如需转载,请添加微信号elecfans999.
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
半导体
+关注
关注
336文章
29977浏览量
258099 -
芯片设计
+关注
关注
15文章
1128浏览量
56437 -
eda
+关注
关注
72文章
3053浏览量
181495 -
AI
+关注
关注
89文章
38090浏览量
296432 -
AI2020
+关注
关注
1文章
22浏览量
6221 -
华秋DFM
+关注
关注
20文章
3512浏览量
6145
发布评论请先 登录
相关推荐
热点推荐
EDA行业的AI智能体来了!正重构芯片设计
电子发烧友网报道(文/黄晶晶)当前,国内芯片设计企业面临一个突出矛盾在于越使用先进EDA工具,越需要投入更多工程师,这与当前企业控制成本的诉求严重相悖。而通过“电子设计自主化”,EDA智能体让客户
伴芯科技重磅发布DVcrew与PDcrew两大创新产品,以AI智能体重构EDA
重磅推出两款AI智能体新产品——DVcrew与PDcrew。这两款产品深度契合伴芯科技的核心使命:以AI智能体(AI Agents)重构电子设计自动化(EDA),最终实现
伴芯科技重磅亮相!AI智能体重构EDA,迈向芯片自主设计闭环
(以下简称“伴芯科技”或“IC Bench”)正式宣布其使命:通过AI智能体(AI Agent)重构电子设计自动化(EDA)。同期发布两款全新产品,旨在打破EDA行业创新停滞的现状。伴
西门子EDA AI System驱动芯片设计新纪元
芯片设计是一项复杂的系统工程,尤其验证和优化环节极其耗费时间和精力。为了有效降低错误率、提升设计质量,EDA工具的自动化、智能化发展成为关键。近年来,随着AI技术在EDA领域的应用逐渐
智驱设计 芯构智能(AI+EDA For AI) 2025芯和半导体用户大会隆重举行
2025年10月31日,2025芯和半导体用户大会在上海隆重举行,本届大会以“智驱设计,芯构智能(AI+EDA For AI)”为主题,聚焦AI大模型与EDA深度融合,共同探索人工智能
国产EDA又火了,那EDA+AI呢?国产EDA与AI融合发展现状探析
关键,AI 数据中心设计为复杂系统级工程,EDA 工具需从单芯片设计转向封装级、系统级协同优化,推动设计范式从 DTCO 升级至 STCO。 国际 EDA 三大家通过收购布局系统分析
EDA+AI For AI,芯和半导体邀请您参加2025用户大会
2025 芯和半导体用户大会将以“智驱设计,芯构智能(AI+EDA FOR AI)”为主题,聚焦 Al 大模型与 EDA深度融合,赋能人工智能时代“从芯片到系统”的STCO 设计创新与
【「AI芯片:科技探索与AGI愿景」阅读体验】+AI芯片的需求和挑战
的工作吗?
从书中也了解到了AI芯片都有哪些?像CPU、GPU、FPGA、ASIC都是AI芯片。
其他的还是知道的,FPGA属于AI
发表于 09-12 16:07
EDA是什么,有哪些方面
规模扩大,EDA工具对算力和存储需求极高。
技术更新快:需紧跟半导体工艺进步(如深亚微米设计)和新兴需求(如AI芯片设计)。
趋势:
AI赋能:
发表于 06-23 07:59
用一套Linux系统,撑起整个芯片设计平台?CFA团队教你如何搭好EDA智算平台的技术底座
在半导体行业,Linux 是我们再熟悉不过的操作系统。作为芯片研发者日常工作的主战场,它承载着EDA工具、AI训练环境、脚本自动化流程的运转。而随着AI和
发表于 05-07 14:44
目前AI在EDA行业的应用
随着Deepseek等人工智能技术的蓬勃发展和广泛应用,越来越多的企业选择与其展开深度合作。在电子设计自动化(EDA)领域,AI技术正逐步渗透并发挥重要作用,为整个行业带来了革新性的转变。不过,这种
目前AI在EDA行业的应用
随着Deepseek等人工智能技术的蓬勃发展和广泛应用,越来越多的企业选择与其展开深度合作。在电子设计自动化(EDA)领域,AI技术正逐步渗透并发挥重要作用,为整个行业带来了革新性的转变。不过,这种
全球的AI+EDA(电子设计自动化)创新项目
for EDA 项目概述 :Google研究团队推出了AutoML(自动化机器学习)平台,应用于电子设计自动化领域。该平台利用AI来自动生成EDA工具中的优化算法,改善芯片设计和布局
LDC1000EVM能测多远的金属啊?
最近在调LDC1000,然后发现怎么弄也只能检测到2CM左右的金属,难道是我的参数设置错了?LDC_1000EVM能测多远的金属啊??真心求解!!
还有就是这个用在实际生活当中还能做什么其他的呢?比较常用的
发表于 01-17 07:43

AI强攻EDA,无人芯片设计还有多远?
评论