0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Intel重申未来将重新回到2年一个周期的工艺升级路线 5nm工艺研发也已经开始

半导体动态 来源:快科技 作者:宪瑞 2019-12-25 09:50 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Intel的联合创始人戈登·摩尔是半导体业界黄金定律“摩尔定律”的提出者,Intel公司50多年来也是这一定律最坚定的捍卫者。但是这几年来,Intel自己反而在制程工艺上掉队了,甚至被小兄弟AMD用7nm超越了,今年的场面一度十分尴尬。

不过AMD对工艺赶超Intel一事也很意外,而且他们很清楚地知道Intel公司会搞定眼前的困难的,CPU架构及工艺上绝不可能轻敌,Intel现在只是在进度上落后了,并不代表他们没技术。

日前Intel也给自己的2019年做了一个总结,其中多次提到了摩尔定律及自家的工艺进展。Intel指出2019年他们供应了更多的芯片以满足市场需求,其中10nm工艺的就有Ice Lake及Agilex FPGA两款产品进入了HVM大规模量产阶段。

此外,Intel还重申他们在未来会重新回到2年一个周期的工艺升级路线上来,7nm工艺将在2021年推出,目前进展顺利,而5nm工艺研发也已经开始,这些先进的工艺将使得晶体管越来越小,集成度更高。

不过Intel依然没有公布7nm及5nm工艺的具体细节,我们现在知道的是7nm会是Intel首个使用EUV光刻技术的工艺,2021年首发于7nm Xe架构的数据中心芯片Ponte Vecchio,至于5nm工艺的进度及技术就欠奉了。

对Intel来说,2021年倒是好期待,但是难题在于2020年,10nm芯片今年只是出货了面向移动市场的低功耗版Ice Lake,高性能版的桌面版、服务器版Ice Lake要到明年下半年,在这之前14nm处理器还要再维持一两代。
责任编辑:wv

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • cpu
    cpu
    +关注

    关注

    68

    文章

    11223

    浏览量

    223015
  • intel
    +关注

    关注

    19

    文章

    3506

    浏览量

    190585
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    中国首颗全功能空间计算芯片发布 极智G-X100 5nm工艺

    ,极智G-X100采用5nm工艺,chiplet架构。彩色透视端到端延迟仅为9毫秒,创下全球最低延迟纪录。
    的头像 发表于 11-29 10:59 1889次阅读
    中国首颗全功能空间计算芯片发布 极智G-X100 <b class='flag-5'>5nm</b><b class='flag-5'>工艺</b>

    【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术

    %。至少将GAA纳米片提升几个工艺节点。 2、晶背供电技术 3、EUV光刻机与其他竞争技术 光刻技术是制造3nm5nm工艺节点的高端半导
    发表于 09-15 14:50

    PCB工艺路线详解:加成法 vs 减成法,文读懂核心差异与未来趋势

    “  随着电子产品向高密度、轻薄化和高性能方向的不断演进,作为其核心的 PCB 制造技术面临着新的挑战与机遇。在众多工艺路线中,传统的“减成法”与新兴的“加成法”是两大核心技术路径。本文将从技术
    的头像 发表于 09-10 11:14 7835次阅读
    PCB<b class='flag-5'>工艺</b><b class='flag-5'>路线</b>详解:加成法 vs 减成法,<b class='flag-5'>一</b>文读懂核心差异与<b class='flag-5'>未来</b>趋势

    【「AI芯片:科技探索与AGI愿景」阅读体验】+工艺创新继续维持着摩尔神话

    先例,其变化形式如图6所示。 晶背供电技术已被证明,它可以很好地解决5nm以下芯片的电源完整性问题,同样证明 它是优化特定版图设计任务的用力工具。 图6 功能性晶 随着工艺创新的层
    发表于 09-06 10:37

    Cadence UCIe IP在Samsung Foundry的5nm汽车工艺上实现流片成功

    我们很高兴能在此宣布,Cadence 基于 UCIe 标准封装 IP 已在 Samsung Foundry 的 5nm 汽车工艺上实现首次流片成功。这里程碑彰显了我们持续提供高性能车规级 IP 解决方案‌的承诺,可满足新
    的头像 发表于 04-16 10:17 760次阅读
    Cadence UCIe IP在Samsung Foundry的<b class='flag-5'>5nm</b>汽车<b class='flag-5'>工艺</b>上实现流片成功

    文搞懂波峰焊工艺及缺陷预防

    波峰焊接是种复杂的工艺过程,涉及到金属表面、熔融焊料、空气等多种因素。焊接质量受到多种因素的影响,如印制板、元器件、焊料、焊剂、焊接温度、时间等工艺参数以及设备条件等。 因此,要获得
    发表于 04-09 14:44

    2025中国成熟芯片占全球产量的28%

    的市场格局。 成熟工艺节点(通常指20nm及以上的工艺)看似工艺远落后于先进工艺节点(典型如5nm
    的头像 发表于 02-28 14:29 2664次阅读

    英特尔18A与台积电N2工艺各有千秋

    TechInsights与SemiWiki近日联合发布了对英特尔Intel 18A(1.8nm级别)和台积电N2(2nm级别)工艺的深度分析
    的头像 发表于 02-17 13:52 1001次阅读

    深入解析三种锂电池封装形状背后的技术路线工艺奥秘

    工艺制程,犹如三把钥匙,开启着不同应用场景的大门。本文深入解析这三种锂电池封装形状背后的技术路线工艺奥秘。 、方形锂电池:坚固方正背
    的头像 发表于 02-17 10:10 2050次阅读
    深入解析三种锂电池封装形状背后的技术<b class='flag-5'>路线</b>与<b class='flag-5'>工艺</b>奥秘

    背金工艺工艺流程

    本文介绍了背金工艺工艺流程。 本文解析下背金工艺的具体的工艺流程及每步的
    的头像 发表于 02-12 09:33 1862次阅读
    背金<b class='flag-5'>工艺</b>的<b class='flag-5'>工艺</b>流程

    创飞芯90nm BCD工艺OTP IP模块规模量产

    站式 NVM 存储 IP 供应商创飞芯(CFX)今日宣布,其反熔丝次性可编程(OTP)技术继 2021在国内第家代工厂实现量产后,2024 年在国内多家代工厂关于 90
    的头像 发表于 01-20 17:27 1553次阅读

    消息称台积电3nm5nm和CoWoS工艺涨价,即日起效!

    )计划从20251月起对3nm5nm先进制程和CoWoS封装工艺进行价格调整。 先进制程2025喊涨,最高涨幅20% 其中,对3
    的头像 发表于 01-03 10:35 1034次阅读

    台积电2025起调整工艺定价策略

    近日,据台湾媒体报道,随着AI领域对先进制程与封装产能的需求日益旺盛,台积电计划从20251月起,针对其3nm5nm以及先进的CoWoS封装工艺进行价格调整。 具体而言,台积电将对
    的头像 发表于 12-31 14:40 1317次阅读

    2025半导体行业竞争白热化:2nm制程工艺成焦点

    据外媒最新报道,半导体行业即将在2025迎来场激烈的竞争。随着技术的不断进步,各大晶圆代工厂纷纷开始批量生产采用2nm制程
    的头像 发表于 12-26 14:24 2497次阅读

    台积电2nm工艺量产,苹果iPhone成首批受益者

    。然而,最新的供应链消息却透露了不同的方向。据悉,A19系列芯片采用台积电的第三代3nm工艺(N3P)进行制造,并将由即将发布的iPh
    的头像 发表于 12-26 11:22 1026次阅读