据消息,目前台积电正在积极备战5nm,华为已经在考虑将5nm工艺用在其下一代旗舰芯片——麒麟1020上,预计明年第三季度上市。
报道中称,华为麒麟1020将采用ARM Cortex-A78架构,得益于5nm工艺,麒麟1020每平方毫米可容纳1.713亿个晶体管,其性能较麒麟990提升50%,而高通骁龙865较前代骁龙855性能只提升了25%。
此外,苹果A14处理器和麒麟1020处理器将是首批使用5nm工艺的旗舰芯片,而高通系的5nm芯片则要到2021年才能量产。
责任编辑:gt
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
台积电
+关注
关注
44文章
5787浏览量
174712 -
华为
+关注
关注
217文章
35782浏览量
260665 -
晶体管
+关注
关注
78文章
10245浏览量
146216
发布评论请先 登录
相关推荐
热点推荐
国产芯片真的 “稳” 了?这家企业的 14nm 制程,已经悄悄渗透到这些行业…
最近扒了扒国产芯片的进展,发现中芯国际(官网链接:https://www.smics.com)的 14nm FinFET 制程已经不是 “实验室技术” 了 —— 从消费电子的中端处理器,到汽车电子
发表于 11-25 21:03
【「AI芯片:科技探索与AGI愿景」阅读体验】+工艺创新将继续维持着摩尔神话
个先例,其变化形式如图6所示。
晶背供电技术已被证明,它可以很好地解决5nm以下芯片的电源完整性问题,同样也证明
它是优化特定版图设计任务的用力工具。
图6 功能性晶
随着工艺创新的层出不穷,相信摩尔神话还能持续,AI芯片也将为
发表于 09-06 10:37
从Ascend 910D看芯粒创新,半导体行业将迎重大变局
电子发烧友网报道(文/黄山明) 随着芯片制程工艺向更先进节点推进,如从7nm迈向5nm,再到3nm,物理层面的技术瓶颈愈发凸显,这使得行业在
Cadence UCIe IP在Samsung Foundry的5nm汽车工艺上实现流片成功
我们很高兴能在此宣布,Cadence 基于 UCIe 标准封装 IP 已在 Samsung Foundry 的 5nm 汽车工艺上实现首次流片成功。这一里程碑彰显了我们持续提供高性能车规级 IP 解决方案的承诺,可满足新一代汽
台积电2nm制程良率已超60%
,较三个月前技术验证阶段实现显著提升(此前验证阶段的良率已经可以到60%),预计年内即可达成量产准备。 值得关注的是,苹果作为台积电战略合作伙伴,或将率先采用这一尖端制程。尽管广发证券分析师Jeff Pu曾预测iPhone 18系列搭载的A20处理器仍将延续3
三星重启1b nm DRAM设计,应对良率与性能挑战
nm DRAM。 这一新版DRAM工艺项目被命名为D1B-P,其重点将放在提升能效和散热性能上。这一命名逻辑与三星此前推出的第六代V-NA
消息称台积电3nm、5nm和CoWoS工艺涨价,即日起效!
)计划从2025年1月起对3nm、5nm先进制程和CoWoS封装工艺进行价格调整。 先进制程2025年喊涨,最高涨幅20% 其中,对3
台积电2025年起调整工艺定价策略
近日,据台湾媒体报道,随着AI领域对先进制程与封装产能的需求日益旺盛,台积电计划从2025年1月起,针对其3nm、5nm以及先进的CoWoS封装工艺
2025年半导体行业竞争白热化:2nm制程工艺成焦点
份额。 在这场竞争中,台积电无疑占据了领先地位。其2nm生产计划已经吸引了众多客户的关注,除了苹果这一大客户外,台积电还成功获得了大量厂商的密集计算芯片(HPC)及AI芯片订单。这一系列订单的涌入,使得台积电在2nm
台积电2纳米制程技术细节公布:性能功耗双提升
在近日于旧金山举行的IEEE国际电子器件会议(IEDM)上,全球领先的晶圆代工企业台积电揭晓了其备受期待的2纳米(N2)制程技术的详细规格。 据台积电介绍,相较于前代制程技术,N2制程
台积电分享 2nm 工艺深入细节:功耗降低 35% 或性能提升15%!
来源:IEEE 台积电在本月早些时候于IEEE国际电子器件会议(IEDM)上公布了其N2(2nm级)制程的更多细节。该新一代工艺节点承诺实现24%至35%的功耗降低或15%的

华为麒麟1020加入5nm工艺制程,其性能将提升50%
评论