0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

半导体工艺节点的主观因素和客观因素

汽车玩家 来源:集微网 作者:Oliver 2019-12-08 10:10 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

晶圆代工的工艺节点有许多,做选择的主观因素是基于IC设计公司对于工艺和市场的判断,而客观因素,则是龙头代工企业的产能问题。

目前市面上的高端手机处理器中,除了三星的Exynos芯片之外,几乎全都采用台积电的7nm或其衍生工艺制成,这直接让台积电市值飙升到了2849.23亿美元,一举超过三星成为了亚洲最有价值的公司。

台积电第三季度财报显示,7nm营收占比高达27%,台积电今年新增的2%产能也全投在了这一节点,预计7nm年产能规模高达100万片。尽管如此,台积电还是低估了今年的晶圆代工市场,第四季度7nm产能接单全满,明年上半年也供不应求,甚至连16nm、12nm以及10nm也开始陷入产能不足的境地。

越来越细分的工艺节点

随着半导体工艺不断演进,摩尔定律已经很难去完美的遵循。于是乎,各种过渡工艺成为了代工厂的法宝。在台积电的原始7nm(N7)和5nm(N5)之间,就有N7P、N7+和6nm(N6)三种选择,而N5也有一个增强版本N5P,如此细分的工艺节点,究竟在性能上有多大的区分呢?

根据集微网此前报道,N7P 与 N7 的设计规则相同,晶体管密度没有增加,但新工艺优化了前端(FEOL)和中端(MOL)制程,可在相同功率下将性能提升7%、或在同频下降低10%的功耗。

N7+引进了ASML的EUV设备,并使用了5层的EUV光罩层。相较于N7工艺,N7+可以将晶体管密度提升了20%,同等功耗水平下能够提供10%的性能增幅,或者同性能节省15%的功耗。

N6虽然比N5低一个版本,但该节点的量产时间预计比N5还要晚。N6是N7的EUV等效工艺,其使用的EUV光罩层比N7+要多,而且兼容于N7,从而能让大部分N7客户更容易升级到这一节点。相比于N7,N6晶体管密度提升45%,可带来15%的性能提升或20%的功耗下降。

N5是台积电明年的重头戏,目前已知仅有华为和苹果将会倒入这一最先进的节点。该节点将全面使用EUV工艺(14-15层),相较于N7节点, N5的晶体管密度大增80%,并带来同功耗15%的性能提升或者同性能30%的节能。

N5P工艺作为N5的进阶版,在基础上采取了FEOL 和 MOL 优化。相比于N5,N5P能让芯片在相同功率下提升7%的性能,或在同频下降低15%的功耗。

均以N7为基准,通过上表不难看出,台积电这些细分节点每一代之间的区别并不大。所以,作为手机CPU厂商来说,最先进的工艺不一定是最好的选择。市场消息透露,N7+流片费用为2.1亿人民币,而N5全光罩流片费用更高达3亿人民币,在这些细分工艺之间的升级同样意味着高昂的成本,芯片厂商需要充分考虑个中商业因素。

芯片厂商的主观抉择

华为麒麟990系列的工艺选择很好理解,5G版本集成的5G基带会占用很多的晶体管,因此选择了目前最优的N7+工艺,而4G版本在GPU和NPU大幅优化过后,N7足矣。

而关于高通刚刚发布的骁龙865,外界存在诸多疑问,例如“为何不用EUV工艺?”、“为什么不找三星代工?”。集微网记者从第四届高通骁龙技术峰会上获悉,高通选择台积电的N7P来代工骁龙865,一方面更符合商业利益,另一方面能让供应链更多样化,因为同时推出的骁龙765/765G是由三星7nm代工。

值得一提的是,骁龙865的“5G伴侣”骁龙X55基带同样是采用了台积电的N7P工艺,由于X55大概率将会被下一代5G iPhone采用,业内人士@手机晶片达人 透露,原本高通也打算在三星代工骁龙X55,但苹果方面表示仅会使用台积电生产的骁龙X55。

最后,关于不支持5G的苹果A13和联发科的业界第一颗5G SoC “天玑1000”。前者因为不支持5G,退而求其次选择N7P工艺,合情合理。那么集成了5G基带的“天玑1000”为何只使用了台积电N7工艺呢?

据了解, “天玑1000”采用了主频高达2.6GHz的4个ARM Cortex-A77大核,而A77架构的性能相比上一代的A76架构提升了20%。GPU也采用了最新的ARM Mali-G77 MC9,相比上一代的Mali-G77提升了40%。

有了A77和G77这样的左膀右臂,联发科或许认为N7足矣。更重要的是,N7与N6兼容,联发科作为第一个试水5G SoC的芯片厂商,一旦采用N7的天玑1000带来了不错的营收,那么在衍生版本中平滑的升级到N6将会帮助联发科进一步扩大优势。

客观因素导致群雄逐“产”

各大手机厂商对于工艺节点的选择,还受到一个重要的客观因素影响,那就是台积电的产能问题。据了解,台积电今年N7+的产能十分稀缺,很难满足大客户的批量生产,所以只有麒麟990系列的5G版本采用了该工艺。

所以,对于台积电而言,加购EUV机台刻不容缓。因为N7之后的每一个工艺节点都需要用到EUV设备,而EUV设备的年产量十分有限,2018年总产量仅有22台,今年虽然增加了产能,但预计也只有30台左右。

其次,7nm和5nm的扩产必须双管齐下。此前,台积电大幅上调了今年的资本开支,从原定110亿美元增加到了140-150亿美元,增幅超过40%,其中有25亿美元用于5nm工艺扩产,剩余用于先进工艺研发和其他工艺产能扩充。根据台积电的规划,5nm工艺首先在南科Fab 18工厂一期量产,明年Q3机电室产能达到5.5万片晶圆/月,Fab 18工厂的二期工程也规划了5.5万片晶圆/月的产能。

相比于5nm,台积电7nm产能紧张的形势更为严峻。因为5nm目前已知仅有华为海思和苹果这两大客户,而在7nm方面,明年台积电不仅有联发科、高通这两个手机处理器大单,还有来自电脑CPU和GPU方面的AMD、挖矿机芯片方面的比特大陆抢夺产能,虽然苹果和华为旗舰芯片转向5nm能够空置出许多7nm产能,但还需要考虑到各类中低端5G手机也将逐渐会跟进到7nm节点。

可预期的时间内,市场需求将始终超过台积电的产能水平。

2020年将迎来5G手机的第一波爆发,手机芯片巨头群雄逐鹿的好戏一触即发,而这“鹿”的其中一面,则将会是台积电的产能。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 台积电
    +关注

    关注

    44

    文章

    5812

    浏览量

    177105
  • 晶圆
    +关注

    关注

    53

    文章

    5451

    浏览量

    132788
  • 5G
    5G
    +关注

    关注

    1368

    文章

    49229

    浏览量

    641423
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    85页PPT,看懂芯片半导体的封装工艺

    经过半导体制造(FAB)工序制备的电路图形化晶圆容易受温度变化、电击、化学和物理性外部损伤等各种因素的影响。为了弥补这些弱点,将芯片与晶圆分离后再进行包装, 这种方法被称为“半导体封装
    的头像 发表于 03-24 15:16 1250次阅读
    85页PPT,看懂芯片<b class='flag-5'>半导体</b>的封装<b class='flag-5'>工艺</b>!

    中达瑞和VIX-N220推扫式高光谱相机:助力中医舌苔面诊迈向客观化、智能化新时代

    传统舌诊依赖医生肉眼观察与主观经验,存在诊断标准不一、难以量化、结果易受人为因素影响等痛点。随着光学成像与人工智能技术的发展,高光谱成像技术为中医舌诊的客观化、数据化提供了全新的技术路径
    的头像 发表于 02-03 10:09 189次阅读
    中达瑞和VIX-N220推扫式高光谱相机:助力中医舌苔面诊迈向<b class='flag-5'>客观</b>化、智能化新时代

    0.2nm工艺节点的背后需要“背面供电”支撑

    实现0.2nm工艺节点。   而随着芯片工艺节点的推进,芯片供电面临越来越多问题,所以近年英特尔、台积电、三星等厂商相继推出背面供电技术,旨在解决
    的头像 发表于 01-03 05:58 1.3w次阅读

    半导体的能带结构与核心掺杂工艺详解

    本文将聚焦半导体的能带结构、核心掺杂工艺,以及半导体二极管的工作原理——这些是理解复杂半导体器件的基础。
    的头像 发表于 12-26 15:05 2307次阅读
    <b class='flag-5'>半导体</b>的能带结构与核心掺杂<b class='flag-5'>工艺</b>详解

    BMS设计中如何选择MOSFET——关键考虑因素与最佳实践

    在电池管理系统(BMS)设计中,辰达半导体MOSFET作为开关元件,负责电池充放电、均衡、过流保护和温度控制等功能的实现。MOSFET的性能直接影响系统的效率、可靠性和安全性。因此,在选择
    的头像 发表于 12-15 10:24 581次阅读
    BMS设计中如何选择MOSFET——关键考虑<b class='flag-5'>因素</b>与最佳实践

    选择加密算法时需考虑哪些因素

    芯源半导体安全芯片的硬件加密引擎支持多种国际通用加密算法,在实际为物联网设备选择加密算法时,需考虑哪些因素
    发表于 11-17 07:43

    AI如何重塑模拟和数字芯片工艺节点迁移

    工艺技术的持续演进,深刻塑造了当今的半导体产业。从早期的平面晶体管到鳍式场效应晶体管(FinFET),再到最新的全环绕栅极(GAA)架构,每一代新工艺节点都为显著改善功耗、性能和芯片面
    的头像 发表于 10-24 16:28 1630次阅读
    AI如何重塑模拟和数字芯片<b class='flag-5'>工艺</b><b class='flag-5'>节点</b>迁移

    如何选择适合特定制程节点的清洗工艺

    选择适合特定制程节点的清洗工艺是一个综合性决策过程,需结合半导体制造中的材料特性、污染物类型、设备兼容性及良率要求等因素动态调整。以下是关键考量维度和实施策略: 一、明确
    的头像 发表于 10-22 14:47 500次阅读

    目前最先进的半导体工艺水平介绍

    当前全球半导体工艺水平已进入纳米级突破阶段,各大厂商在制程节点、材料创新、封装技术和能效优化等方面展开激烈竞争。以下是目前最先进的半导体工艺
    的头像 发表于 10-15 13:58 2561次阅读

    半导体行业案例:晶圆切割工艺后的质量监控

    晶圆切割,作为半导体工艺流程中至关重要的一环,不仅决定了芯片的物理形态,更是影响其性能和可靠性的关键因素。传统的切割工艺已逐渐无法满足日益严苛的工艺
    的头像 发表于 08-05 17:53 1068次阅读
    <b class='flag-5'>半导体</b>行业案例:晶圆切割<b class='flag-5'>工艺</b>后的质量监控

    湿法刻蚀的主要影响因素一览

    湿法刻蚀是半导体制造中的关键工艺,其效果受多种因素影响。以下是主要影响因素及详细分析:1.化学试剂性质与浓度•种类选择根据被刻蚀材料的化学活性匹配特定溶液(如HF用于SiO₂、KOH用
    的头像 发表于 08-04 14:59 2272次阅读
    湿法刻蚀的主要影响<b class='flag-5'>因素</b>一览

    工艺与材料因素导致铜基板返修的常见问题

    人员改进设计与工艺,提升良率。 设计缺陷 首先,开窗设计不合理是返修的关键因素。开窗面积过大、位置靠近基板边缘或钻孔,会引发应力集中,导致开裂或翘曲。另外,线路布局过于密集、线宽线距超出工艺极限,也易引发短路和断
    的头像 发表于 07-30 15:45 789次阅读

    高精度半导体冷盘chiller在半导体工艺中的应用

    半导体产业的工艺制造环节中,温度控制的稳定性直接影响芯片的性能与良率。其中,半导体冷盘chiller作为温控设备之一,通过准确的流体温度调节,为半导体制造过程中的各类
    的头像 发表于 07-16 13:49 923次阅读
    高精度<b class='flag-5'>半导体</b>冷盘chiller在<b class='flag-5'>半导体</b><b class='flag-5'>工艺</b>中的应用

    半导体制冷机chiller在半导体工艺制程中的高精度温控应用解析

    半导体制造领域,工艺制程对温度控制的精度和响应速度要求严苛。半导体制冷机chiller实现快速升降温及±0.5℃精度控制。一、半导体制冷机chiller技术原理与核心优势
    的头像 发表于 05-22 15:31 2253次阅读
    <b class='flag-5'>半导体</b>制冷机chiller在<b class='flag-5'>半导体</b><b class='flag-5'>工艺</b>制程中的高精度温控应用解析

    揭秘半导体电镀工艺

    一、什么是电镀:揭秘电镀机理 电镀(Electroplating,又称电沉积 Electrodeposition)是半导体制造中的核心工艺之一。该技术基于电化学原理,通过电解过程将电镀液中的金属离子
    的头像 发表于 05-13 13:29 3967次阅读
    揭秘<b class='flag-5'>半导体</b>电镀<b class='flag-5'>工艺</b>