0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

赛灵思推出世界最大FPGA芯片 拥有多达350亿个晶体管

半导体动态 来源:工程师吴畏 2019-08-22 16:04 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

赛灵思(Xilinx)今天宣布推出世界最大的FPGA芯片“Virtex UltraScale+ VU19P”,拥有多达350亿个晶体管,密度在同类产品中也是最大的,相比上代Virtex UltraScale VU440增大了1.6倍,而功耗降低了60%。

虽然具体面积没有公布,和日前那个1.2万亿晶体管、46225平方毫米、AI计算专用的世界最大芯片不在一个数量级,但在FPGA的世界里,绝对是个超级庞然大物,从官方图看已经可以盖住一个马克杯的杯口。

相比之下,AMD 64核心的二代霄龙为320亿个晶体管,NVIDIA GV100核心则是211亿个晶体管。

VU19P FPGA采用台积电16nm工艺制造(上代为20nm),基于ARM架构,集成了16个Cortex-A9 CPU核心、893.8万个系统逻辑单元、2072个用户I/O接口、224Mb(28MB)内存,DDR4内存带宽最高1.5Tbps(192GB/s),80个28G收发器带宽最高4.5Tbps(576GB/s),支持PCIe 3.0 x16、PCIe 4.0 x8、CCIX。

该芯片采用Lidless无顶盖封装,优化散热,可让设计者发挥最极致的性能。

这是一颗“Chip Maker‘s Chip”(芯片厂商的芯片),主要面向最顶级ASIC、SoC芯片的仿真和原型设计,以及测试、测量、计算、网络、航空、国防等应用领域。

它还支持各种复杂的新兴算法,包括人工智能机器学习、视频处理、传感器融合等。

VU19P FPGA将在2020年秋季批量供货。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 赛灵思
    +关注

    关注

    33

    文章

    1797

    浏览量

    133132
  • 晶体管
    +关注

    关注

    78

    文章

    10245

    浏览量

    146212
  • FPGA芯片
    +关注

    关注

    3

    文章

    250

    浏览量

    40851
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    基于偏置电阻晶体管(BRT)的数字晶体管系列MUN2231等产品解析

    在电子电路设计中,晶体管的合理选择和应用对于电路性能起着关键作用。今天,我们就来深入探讨ON Semiconductor推出的MUN2231、MMUN2231L、MUN5231、DTC123EE、DTC123EM3、NSBC123EF3这一系列数字
    的头像 发表于 12-02 15:46 70次阅读
    基于偏置电阻<b class='flag-5'>晶体管</b>(BRT)的数字<b class='flag-5'>晶体管</b>系列MUN2231等产品解析

    MUN5136数字晶体管技术解析与应用指南

    onsemi MUN5136数字晶体管旨在取代单个器件及其外部电阻偏置网络。这些数字晶体管包含一晶体管和一单片偏置网络,单片偏置网络由两
    的头像 发表于 11-24 16:27 451次阅读
    MUN5136数字<b class='flag-5'>晶体管</b>技术解析与应用指南

    多值电场型电压选择晶体管结构

    内建电场来控制晶体管对电压的选择性通断,如图: 该晶体管由两PN结组成,第一晶体管PN结在外加电场下正向偏置,减小了内建电场,当通入的
    发表于 09-15 15:31

    晶体管架构的演变过程

    芯片制程从微米级进入2纳米时代,晶体管架构经历了从 Planar FET 到 MBCFET的四次关键演变。这不仅仅是形状的变化,更是一次次对物理极限的挑战。从平面晶体管到MBCFET,每一次架构演进到底解决了哪些物理瓶颈呢?
    的头像 发表于 07-08 16:28 1875次阅读
    <b class='flag-5'>晶体管</b>架构的演变过程

    晶体管光耦的工作原理

    器件的特性。工作原理概述1.发光器件:晶体管光耦通常包含一发光二极(LED)作为光源。当电流通过LED时,它会发出特定波长的光。2.光敏器件:光耦的另一侧是一
    的头像 发表于 06-20 15:15 630次阅读
    <b class='flag-5'>晶体管</b>光耦的工作原理

    下一代高速芯片晶体管解制造问题解决了!

    允许两晶体管容纳在一晶体管的面积内,同时提升性能并降低功耗。然而,CFET 的生产难度极高,因此像 Imec 这样的芯片制造商和研究人员
    发表于 06-20 10:40

    无结场效应晶体管详解

    当代所有的集成电路芯片都是由PN结或肖特基势垒结所构成:双极结型晶体管(BJT)包含两背靠背的PN 结,MOSFET也是如此。结型场效应晶体管(JFET) 垂直于沟道方向有一
    的头像 发表于 05-16 17:32 966次阅读
    无结场效应<b class='flag-5'>晶体管</b>详解

    多值电场型电压选择晶体管结构

    内建电场来控制晶体管对电压的选择性通断,如图: 该晶体管由两PN结组成,第一晶体管PN结在外加电场下正向偏置,减小了内建电场,当通入的电
    发表于 04-15 10:24

    晶体管电路设计(下)

    晶体管,FET和IC,FET放大电路的工作原理,源极接地放大电路的设计,源极跟随器电路设计,FET低频功率放大器的设计与制作,栅极接地放大电路的设计,电流反馈型OP放大器的设计与制作,进晶体管
    发表于 04-14 17:24

    晶体管电路设计(下) [日 铃木雅臣]

    本书主要介绍了晶体管,FET和Ic,FET放大电路的工作原理,源极接地放大电路的设计,源极跟随电路的设计,FET低频功率放大器的设计和制作,栅极接地放大电路的设计,电流反馈行型op放大器的设计与制作
    发表于 03-07 13:55

    晶体管电路设计与制作

    这本书介绍了晶体管的基本特性,单电路的设计与制作, 双管电路的设计与制作,3~5电路的设计与制作,6以上电路的设计与制作。书中具体内容有:直流工作解析,交流工作解析,接地形式,单
    发表于 02-26 19:55

    国产EDA亿®接入DeepSeek

    国产EDA软件亿(eLinx)软件接入DeepSeek,为EDA行业注入变革性力量,开启FPGA应用开发的崭新篇章。通过集成DeepSeek插件,eLinx软件构建起连接
    的头像 发表于 02-21 17:26 1319次阅读
    国产EDA<b class='flag-5'>亿</b><b class='flag-5'>灵</b><b class='flag-5'>思</b>®接入DeepSeek

    低温失效的原因,有没有别的方法或者一些见解?

    低温失效的原因,有没有别的方法或者一些见解。就是芯片工作温度在100°--40°区间,然后呢我们到了0°以下就不工作了,然后在低温的情况下监测了电流和电压都正常,频率也都正常,频
    发表于 12-30 16:28

    意法半导体推出40V STripFET F8 MOSFET晶体管

    景设计。 新推出的工业级晶体管STL300N4F8和车规晶体管STL305N4F8AG,额定漏极电流均超过300A,最大导通电阻RDS(on)仅为1mΩ,能够在高功率应用中实现卓越的能
    的头像 发表于 12-11 14:27 900次阅读