0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

国产3nm晶体管强势现身,这次中国芯片将走向世界

姚小熊27 来源:xx 2019-08-18 09:49 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

众所周知,由于我国在芯片领域起步较晚,在芯片技术的掌握方面与西方国家有着很大的差距,因此芯片技术就成为了我国的一大短板,这一点是毋庸置疑的。目前,全球最主流芯片莫过于7nm制造工艺,比如目前市场上最顶尖的骁龙855、苹果A12、华为麒麟980均是7nm范畴。

不过在近期,根据权威媒体的报道,中国科学院微电子研究所专家表示,目前团队已经研发出的3nm晶体管,这样的宽度相当于一条人类DNA链的宽度,而在一个非常面积小到有限的芯片上,能够安装上百亿的3nm晶体管。这样的成就或将意味着,中国在芯片领域的研究再次取得突破。

当然作为突破性技术的研究成果,专家们在对3nm晶体管研究之际同样也需要克服一些重大障碍,而这其中就包括了“玻尔兹曼暴政”,而所谓的“玻尔兹曼暴政”描述的是一个关于电子在空间中分布的问题。因此对于芯片的研发者而言,这样意味着由于较多微型晶体安装到芯片上,晶体管的电流所产生的热量会将芯片烧毁。

针对这个问题,我国的物理学家已经提供了有效的解决方案,并使用一种被称之为“负电容”的方法,将所需要的最小电量为晶体管提供电力。由于难度的复杂性较大,所以这种3nm晶体管实现商业化还需要一定的时间,不过就目前而言,中国科学院微电子研究所的专家团队正在对晶体管的材料和质量进行控制,以此来到达预期效果。

值得一提的是,作为全球通信霸主的三星曾经公开表示,将计划在明年上半年完成3nm晶体管的研发。与7nm技术相比,3nm晶体管所制造的芯片只需要使用一半的电力,而性能方面却将提升35%,至于芯片的投产问题,三星并没有对此进行说明。

当然专家还透露,中国自主研发的3nm晶体管有着巨大的实际应用潜力,同时也掌握着专利。3nm晶体管技术的突破将让中国在芯片开发领域与世界头号角色进行正面竞争,而在过去我们看着别人竞争,但现在,我们要同别人竞争。

因此毫不夸张的可以说,中国如今研究出目前世界最顶尖的3nm晶体管,这不仅是实验室中的一项新发现,更多的则是代表着中国芯片强势崛起的希望,而当3nm晶体管正式实现量产之后,将意味着中国芯片在与西方国家缩小距离的同时,也将向世界。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    462

    文章

    53598

    浏览量

    459870
  • 晶体管
    +关注

    关注

    78

    文章

    10292

    浏览量

    146526
  • 3nm
    3nm
    +关注

    关注

    3

    文章

    236

    浏览量

    14977
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    小米自研3nm旗舰SoC、4G基带亮相!雷军回顾11年造芯路

    XRING O1旗舰芯片。除了大芯片之外,还有此前未有曝光的,搭载小米自研4G基带的玄戒T1手表芯片,以及小米首款豪华高性能SUV小米YU7。下面我们来回顾一下发布会上的亮点,以及小米自研芯片
    的头像 发表于 05-23 09:07 6643次阅读
    小米自研<b class='flag-5'>3nm</b>旗舰SoC、4G基带亮相!雷军回顾11年造芯路

    详解NMOS晶体管的工作过程

    在每一颗芯片的内部,数十亿个晶体管如同高速开合的微型水闸,构成数字世界的最小逻辑单元。以NMOS为例,我们揭开它如何依靠电场控制电子流动,在“关断”与“导通”之间瞬间切换,并以此写下
    的头像 发表于 12-10 15:17 238次阅读
    详解NMOS<b class='flag-5'>晶体管</b>的工作过程

    基于偏置电阻晶体管(BRT)的数字晶体管系列MUN2231等产品解析

    在电子电路设计中,晶体管的合理选择和应用对于电路性能起着关键作用。今天,我们就来深入探讨ON Semiconductor推出的MUN2231、MMUN2231L、MUN5231、DTC123EE、DTC123EM3、NSBC123EF3
    的头像 发表于 12-02 15:46 154次阅读
    基于偏置电阻<b class='flag-5'>晶体管</b>(BRT)的数字<b class='flag-5'>晶体管</b>系列MUN2231等产品解析

    三星公布首批2纳米芯片性能数据

    三星公布了即将推出的首代2nm芯片性能数据;据悉,2nm工艺采用的是全栅极环绕(GAA)晶体管技术,相比第二代3nm工艺,性能提升5%,功耗
    的头像 发表于 11-19 15:34 1054次阅读

    电压选择晶体管应用电路第二期

    电压选择晶体管应用电路第二期 以前发表过关于电压选择晶体管的结构和原理的文章,这一期我介绍一下电压选择晶体管的用法。如图所示: 当输入电压Vin等于电压选择
    发表于 11-17 07:42

    多值电场型电压选择晶体管结构

    ,有没有一种简单且有效的器件实现对电压的选择呢?本文介绍一种电场型多值电压选择晶体管,之所以叫电压型,是因为通过调控晶体管内建电场大小来实现对电压的选择,原理是PN结有内建电场,通过外加电场来增大或减小
    发表于 09-15 15:31

    【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术

    。 叉行片:连接并集成两个晶体管NFET和PFET,它们之间同时被放置一层不到10nm的绝缘膜,放置缺陷的发生。 CFET:属于下一代晶体管结构,采用3D堆叠式GAAFET,面积可缩小
    发表于 09-15 14:50

    【「AI芯片:科技探索与AGI愿景」阅读体验】+工艺创新继续维持着摩尔神话

    。 FinFET是在22nm之后的工艺中使用,而GAA纳米片将会在3nm及下一代工艺中使用。 在叉形片中,先前独立的两个晶体管NFET和PFET被连接和集成在两边,从而进一步提升了集成度。同时,在它们之间
    发表于 09-06 10:37

    下一代高速芯片晶体管解制造问题解决了!

    晶体管的密度,同时减少了芯片的横向面积。 相比传统的FinFET和纳米片晶体管,叉片晶体管能够显著减少nFET和pFET之间的间距,从而在相同的芯片
    发表于 06-20 10:40

    无结场效应晶体管详解

    当代所有的集成电路芯片都是由PN结或肖特基势垒结所构成:双极结型晶体管(BJT)包含两个背靠背的PN 结,MOSFET也是如此。结型场效应晶体管(JFET) 垂直于沟道方向有一个 PN结,隧道穿透
    的头像 发表于 05-16 17:32 1031次阅读
    无结场效应<b class='flag-5'>晶体管</b>详解

    跨越摩尔定律,新思科技掩膜方案凭何改写3nm以下芯片游戏规则

    电子发烧友网报道(文/黄山明)在半导体行业迈向3nm及以下节点的今天,光刻工艺的精度与效率已成为决定芯片性能与成本的核心要素。光刻掩模作为光刻技术的“底片”,其设计质量直接决定了晶体管结构的精准度
    的头像 发表于 05-16 09:36 5487次阅读
    跨越摩尔定律,新思科技掩膜方案凭何改写<b class='flag-5'>3nm</b>以下<b class='flag-5'>芯片</b>游戏规则

    多值电场型电压选择晶体管结构

    ,有没有一种简单且有效的器件实现对电压的选择呢?本文介绍一种电场型多值电压选择晶体管,之所以叫电压型,是因为通过调控晶体管内建电场大小来实现对电压的选择,原理是PN结有内建电场,通过外加电场来增大或减小
    发表于 04-15 10:24

    晶体管电路设计(下)

    晶体管,FET和IC,FET放大电路的工作原理,源极接地放大电路的设计,源极跟随器电路设计,FET低频功率放大器的设计与制作,栅极接地放大电路的设计,电流反馈型OP放大器的设计与制作,进晶体管
    发表于 04-14 17:24

    晶体管电路设计与制作

    这本书介绍了晶体管的基本特性,单电路的设计与制作, 双管电路的设计与制作,3~5电路的设计与制作,6以上电路的设计与制作。书中具体内容
    发表于 02-26 19:55

    台积电加大亚利桑那州厂投资,筹备量产3nm/2nm芯片

    据最新消息,台积电正计划加大对美国亚利桑那州工厂的投资力度,旨在推广“美国制造”理念并扩展其生产计划。据悉,此次投资着重于扩大生产线规模,为未来的3nm和2nm等先进工艺做准备。
    的头像 发表于 02-12 17:04 955次阅读