Pcb怎样缩短上市时间

在线仿真领域最近一项重要的创新是开发行为仿真方法。这些方法将仿真和仿真加速引擎连接到高速总线上，以便在设计验证速度下提供100倍到10,000倍的增益。

实现了这种卓越的性能通过在可重构逻辑中创建事件精确的IEEE 1364兼容（Verilog）仿真模型：FPGA。行为仿真器自动对仿真和通过高速总线连接的仿真引擎之间的混合级设计进行分区，并消除网络解决方案中固有的延迟。在100万门级别，典型的门级模拟器在10Hz以下工作，行为模拟器在低于100Hz时，新的行为仿真器提供优于10KHz的验证性能 - 验证性能提高了三个数量级。在更具挑战性的1000万门设计中，门级仿真器低至0.1Hz，行为仿真器的工作频率低于10Hz，而行为仿真器仍可提供10KHz，性能提升10,000倍。

在行为仿真之前，运行具有寄存器传输级（RTL）设计的行为级测试平台的最先进技术是编译设计以在仿真器中运行，而测试台在通过网络连接与仿真器连接的工作站上运行。这种方法运行良好，但由于网络协议在工作站和仿真系统之间来回传递数据所引入的瓶颈，因此速度不够快。这些新的行为仿真器使得可以在双引擎仿真器上运行整个验证过程，并在嵌入式处理器上运行测试平台。由于测试平台和仿真器之间的通信是在高速总线上进行的，因此这种方法速度更快，延迟更低。支持PLI例程可以轻松地将仿真使用融入现有的验证方法中。

与仿真不同，行为仿真可以在线运行，提供更高级别的验证，通常很多更快的运行。考虑一个混合级别的片上系统，其中大部分设计以门级描述的形式提供。另一方面，两个所需的模型，CAM（内容可寻址存储器）和PCI总线模型，是不可合成的。通过使用行为仿真器，可以将整个设计映射到一个集成系统上，其中包含FPGA上的门级描述和处理器上的行为代码。然后，仿真器本身可以插入PCB插座。测试激励来自PCB及其外部连接，在事件级仿真上提供了四到五个数量级的速度提升。

网络设备的主要供应商使用那些验证具有服务质量功能的千兆以太网交换机的方法。该芯片设计具有400万个ASIC门，验证计划要求建模和模拟真实的网络流量，以准确地对芯片进行压力测试。该公司考虑使用模拟，但估计的性能太慢，无法模拟足够的随机事件和超时，以提供真实的压力测试。此外，事件模拟无法提供所需的准确性，因为它无法模拟真实的外部流量。最重要的是，他们项目的预算不允许购买仿真系统。

该解决方案是一个基于时间的远程访问验证环境。无论他们居住在哪里，该公司的设计团队成员都登录到主机PC运行目标操作系统的系统。 PC与一个在线仿真系统相连，而该仿真系统又与一个网络流量发生器相连。使用这种远程访问验证服务，该公司能够使用真正的外围组件互连（PCI）流量进行软件和测试平台开发，硬件/软件协同验证以及硬件上的软件调试，而无需购买仿真硬件。

设计团队使用这些基于时间的验证服务来模拟ASIC交换机，速度比事件模拟器的性能快780倍。仿真以500包/秒进行。吞吐量，从RTL到400万ASIC门的仿真仅需一个半小时。为了确保设计的准确性，团队使用真实的数据包将实际网络流量应用于模拟设计，以模拟随机事件，刺激响应和分析以及完整调试。

远程验证过程成功，找到了六个“硅杀手错误”。使用实际流量发现了两个漏洞;如果该公司单独使用模拟，则不会发现其他四个。该团队在12个月内开发了该芯片，在磁带输出前四个月完成了硬件和软件集成。

随着芯片尺寸和复杂性的增加，设计团队需要高性能用于在整个系统环境中验证新设计逻辑的工具。仿真提供了开发中硅的物理模型以及用于识别设计缺陷的全面，集成的逻辑调试环境。最重要的是，仿真使用户能够将仿真硅插入真实的PCB，并在设计周期的早期使用真实的外部激励调试系统环境中的硬件和软件。真正的系统级验证可以在收到第一块芯片之前很久就可以验证PCB，芯片和软件，从而大大缩短产品上市时间并提高质量。