随机存储器RAM的工作过程及类型

随机存储器RAM是指存储单元的内容可按需随意取出或存入。

这种存储器在断电的时候将丢失其存储内容，它和ROM的区别在于这种存储器不但可以随时读取已存放在其中的各个存储单元的数据，而且还能随时直接写入新的信息(不需要先擦除再写)。

常用来存储运算产生的中间数据，外面采集到的数据，临时存放的数据等。

随机存取存储器的内部构造一般分为地址译码，存储矩阵，三态输出缓冲器和读/写控制逻辑电路等4个部分。

从结构上看，RAM和ROM差不多，但是RAM的数据线因为有既可以读出又可以写入的要求，所以输出缓冲器是双向的。

RAM的工作过程是：首先得到地址信号和片选信号，片选信号有效则该芯片被选中，地址信号决定是对存储器的哪个单元进行操作;然后得到读/写控制信号，根据读/写信号的电平来确定是进行读操作还是写操作。

若是读操作，芯片就将地址总线对应的存储单元的数据送到输出缓存器，在得到输出缓冲控制信号有效时，再将该数据放到数据总线上。

若是写操作，芯片在写信号有效时就将数据总线上的数据写入芯片存储体的一个单元，到底写入哪个单元，由地址信号决定。

若片选信号无效，则该芯片不进行任何操作，输出缓冲器的输出线呈高阻状态，可实现该芯片输出缓冲器与外部数据总线的隔离。

在进一步了解RAM之前，先简单说一下触发器。

触发器是构成时序逻辑电路的基本逻辑部件。它有两个稳定的状态：0状态和1状态;在不同的输入情况下，它可以被置成0状态或1状态;当输入信号消失后，所置成的状态能够保持不变。

所以，触发器可以记忆1位二值信号。据此特性，触发器构成RAM的基本存储单元。

按制造工艺分，RAM分为双极型和MOS型两种。

双极型存储速度快，以晶体管的触发器作为基本存储电路，故管子较多，与MOS型相比集成度较低，功耗大，成本高。所以双极型RAM主要用在对速度要求较高的微型机或作为Cache。

MOS型RAM，又可分为静态RAM(SRAM)和动态RAM(DRAM)两种。

SRAM是由多管构成的触发器作为基本存储电路，集成度高于双极型，但低于DRAM，使用时不需要刷新，故可以省去刷新电路。功耗比双极型低，但比DRAM高，存储速度比DRAM快。

DRAM由单管线路(依靠电容存储电荷)组成基本存储电路，集成度高。功耗比SRAM更低，价格也比SRAM便宜。因为DRAM依靠电容来存储信息，由于总是存在着泄露电流，故需要定时刷新(1mS)。

MOS型存储器因其集成度高，功耗低，价格便宜而得到广泛应用，所以下面主要介绍MOS型存储器。

SRAM

SRAM是用MOS管作为基本记忆元件，下图为一个NMOS八管静态基本存储单元电路。

输入信号有X和Y地址译码线，统称为字线，I/O和~I/O是与外部连接的数据信号线，可输入/输出，D和~D统称为位线。Q1~Q4组成静态触发器，Q1，Q3位控制管，Q2，Q4为负载。

触发器一共有两个不同的稳定状态：Q1截止时，A为高电平，进而Q2导通，B为低电平，进而又保证Q1的截止，所以这是稳定的;同样，Q1导通时，A为低电平，进而Q2截止，B为高电平，进而又保证Q2的导通，所以这也是稳定的。因此可以用这两种不同的状态分别表示1和0。

Y地址译码线控制存储器内部的D和~D(位线)是否与外部的输入/输出电路I/O和~I/O相通;X地址译码线控制存储器内部的D和~D(位线)是否与触发器的A，B两点相通。当写入1时，I/O为1，~I/O为0，通过导通Q5~Q8，使A为1，B为0。

这样Q3导通，Q1截止，相当于把输入电荷存储于Q1和Q3的栅极，当输入信号及地址选择信号消失后，Q5~Q8都截止，由于存储单元有电源和两负载管，可以不断地栅极补充电荷，所以靠两个反相器的交叉控制，只要不掉电就能保持写入信号1，而不用再刷新。写入0的原理也一样。

读出时，Q5~Q8导通，存储电路的信号被送至I/O和~I/O线上，供外部总线读取，信息读取出以后不影响触发器中所存储的信息，故称为非破坏性读出。

当字线为低电平时，Q5~Q6截止，信息既不能读出也不能写入，只是保持原本存储信息不变，即为维持状态。

一个基本的存储电路只能存储一个二进制数，若一条字线接到几个存储电路的传输门，就可以构成一个存储单元。

再由许多个存储单元按阵列的形式排列，便可构成一个存储体，配上所需的如地址译码等控制电路，就可以得到我们所说的存储芯片。

由此可见，静态RAM触发器在有电源的情况下，可以存入数据也可以读出数据，在掉电之后，存入的信息将全部消失。

DRAM

上图为单管动态存储单元示意图。动态基本存储电路是利用MOS管栅极和源极之间的极间电容C1来存储信息的。C1上有电荷，表示存有信息1，反之为0。虽然MOS是高阻器件，漏电流小，但是漏电流总还是存在的，因此C1上的电荷经一段时间会泄放掉(2mS)，故不能长期保存信息。为了维持动态存储电路所储存的信息，必须使信息再生(即进行刷新)。

Q1作为1个开关，Q2为同一列电路公用，C0是位线对地的寄生电容，C0>>C1。由于C1的电容很小(0.1~0.2uf)，所以读出的信号很弱，需要进行放大，另外在每次读出后，由于C1上电荷的损失，原先存储内容收到破坏(改变)，因此还必须把原来信号重新写入(再生)。

所以为了读出动态存储电路的数据，在读数前需要对数据线进行预充电。

读出和写入操作均需要按严格的定时时序脉冲进行，因此，DRAM芯片内部需要有时钟电路。刷新过程就是先读出信息(不送到数据线上，此时Y选择线置0)，经放大后再传送给位线，通过写入操作来完成。

由此可见，动态存储电路具有集成度高，成本低，功耗低的特点，但由于需要刷新，需要有较复杂的外围控制电路，所以只有在构成大容量的存储系统时(如PC)才有较高的性价比。