侵权投诉

FPGA之家

文章:381 被阅读:435231 粉丝数:30 关注数:0 点赞数:15

对DDR3/4控制器进行探讨

参考资料 《pg150-ultrascale-memory-ip》 以该手册的脉络为主线,对DDR3....
的头像 FPGA之家 发表于 09-22 10:28 91次 阅读
对DDR3/4控制器进行探讨

Zynq UltraScale + MPSoC的DDR接口

本篇主要针对Zynq UltraScale + MPSoC的DDR接口,从硬件设计的角度进行详细介绍....
的头像 FPGA之家 发表于 09-16 10:17 131次 阅读
Zynq UltraScale + MPSoC的DDR接口

嵌入式开发中实用的宏打印函数

宏打印函数在我们的嵌入式开发中,使用printf打印一些信息是一种常用的调试手段。但是,在打印的信息....
的头像 FPGA之家 发表于 09-16 10:05 145次 阅读
嵌入式开发中实用的宏打印函数

先进微控制总线结构介绍

1.1.AMBA发展史 AMAB1.0 AMBA2.0 AMBA3.0 AMBA4.0 AMBA1.....
的头像 FPGA之家 发表于 09-06 09:57 766次 阅读

介绍AMBA2.0总线

1.1.AMBA发展史 AMAB1.0 AMBA2.0 AMBA3.0 AMBA4.0 AMBA1.....
的头像 FPGA之家 发表于 09-06 09:53 212次 阅读
介绍AMBA2.0总线

常见的ADC类型及原理

[导读]本文来梳理ADC两个方面的内容,常见的ADC类型及原理,以及可能容易掉进去的坑。 谈谈我为什....
的头像 FPGA之家 发表于 09-06 09:52 368次 阅读
常见的ADC类型及原理

KEIL 调试方法经验总结

我们已经了解了很多的 KEIL 调试方法,但是到底该怎么使用这些方法呢?这篇文章将介绍个人的调试经验....
的头像 FPGA之家 发表于 09-02 10:29 298次 阅读
KEIL 调试方法经验总结

Vivado调用Questa Sim或ModelSim仿真小技巧

Vivado调用Questa Sim或ModelSim仿真中存在的一些自动化问题的解决方案。 Viv....
的头像 FPGA之家 发表于 09-02 10:12 221次 阅读
Vivado调用Questa Sim或ModelSim仿真小技巧

开发板KC705设计中涉及到两个时钟域问题

Q1 背景: 软件 vivado2018.2 开发板 KC705 设计中涉及到两个时钟域(外部提供的....
的头像 FPGA之家 发表于 08-26 10:48 2565次 阅读

芯片RTL设计中如何做到低功耗设计

做芯片第一应该关注的是芯片的PPA(Performance, Power, Area),本篇浅显的部....
的头像 FPGA之家 发表于 08-26 10:29 420次 阅读

FPGA外设DDR2/DDR3硬件设计相关内容

引言:本文我们介绍FPGA外设DDR2/DDR3硬件设计相关内容,包括PCB板层数估计,信号端接、信....
的头像 FPGA之家 发表于 08-26 10:12 393次 阅读
FPGA外设DDR2/DDR3硬件设计相关内容

Verilog中四个基础的时序分析

下列 时序检查语句 错误的是() A. $setup(posedge clk, data, tSU)....
的头像 FPGA之家 发表于 08-25 11:52 323次 阅读

数字电路设计中跨时钟域处理的亚稳态

数字电路设计中遇到跨时钟域(Clock Domain Crossing, CDC)的电路时一般都需要....
的头像 FPGA之家 发表于 08-25 11:46 332次 阅读

你们会设计CPU取指执行电路吗?

【前言】 最近手上写了一个练手的小项目,项目的大致要求是实现一个取指,执行电路。取指的指令预存在,从....
的头像 FPGA之家 发表于 07-27 16:55 336次 阅读
你们会设计CPU取指执行电路吗?

剖析经典滤波算法的图像复原技术研究

1 引言 图像增强是指按特定的需要突出一幅图像中的某些信息,同时削弱或者去除某些不需要的信息的处理方....
的头像 FPGA之家 发表于 07-27 15:08 157次 阅读
剖析经典滤波算法的图像复原技术研究

如何使用Icarus Verilog+GTKWave来进行verilog文件的编译和仿真

本文将介绍如何使用Icarus Verilog+GTKWave来进行verilog文件的编译和仿真。....
的头像 FPGA之家 发表于 07-27 09:16 387次 阅读
如何使用Icarus Verilog+GTKWave来进行verilog文件的编译和仿真

JTAG简介 JTAG和SWD之间的区别

01JTAG简介 JTAG(JointTest ActionGroup)是一个接口,为了这个接口成立....
的头像 FPGA之家 发表于 07-23 17:53 949次 阅读
JTAG简介 JTAG和SWD之间的区别

示波器直连电脑波形读取教程

最近在使用示波器测一些波形数据,需要保存记录,以前通常是使用U盘的方式来存波形数据,然后拿到电脑端去....
的头像 FPGA之家 发表于 07-23 15:19 787次 阅读

浅述Sobel算子在HLS上的实现教程

Sobel 原理介绍 索贝尔算子(Sobel operator)主要用作边缘检测,在技术上,它是一离....
的头像 FPGA之家 发表于 07-23 14:53 209次 阅读
浅述Sobel算子在HLS上的实现教程

教大家在Vivado中FFT IP调配置及应用

01 FFT简介 快速傅里叶变换 (Fast Fourier Transform,FFT), 即利用....
的头像 FPGA之家 发表于 07-23 14:29 337次 阅读
教大家在Vivado中FFT IP调配置及应用

SERDES的优势 SERDES演变的看法

SERDES的优势 引脚数量和通道优势 SERDES最明显的优势是具备更少的引脚数量和线缆/通道数量....
的头像 FPGA之家 发表于 07-23 11:59 441次 阅读

基于ModelSim使用modelsim手动时序仿真教程

时序仿真与功能仿真的步骤大体相同,只不过中间需要添加仿真库、网表(.vo)文件和延时(.sdo)文件....
的头像 FPGA之家 发表于 07-23 11:55 340次 阅读

为什么串行接口(以SERDES为代表)变得如此流行

尽管SERDES(SERializer/DESerializer)拥有十分复杂的设计和验证过程,但已....
的头像 FPGA之家 发表于 07-23 11:21 447次 阅读

基于ModelSim使用四ModelSim手动仿真教程

4.1 新建仿真工程 在开始动手仿真之前,首先,我们需要创建一个文件夹用来放置我们的 ModelSi....
的头像 FPGA之家 发表于 07-23 11:10 205次 阅读

简述FPGA中亚稳态的产生机理及其消除方法

亚稳态的概念 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态引时....
的头像 FPGA之家 发表于 07-23 11:03 422次 阅读
简述FPGA中亚稳态的产生机理及其消除方法

基于ModelSim使用二联合Quarus自动仿真教程

3 ModelSim工程实战之自动仿真说完了 ModelSim 的使用流程,接下来我们将会对每个流程....
的头像 FPGA之家 发表于 07-23 10:51 198次 阅读
基于ModelSim使用二联合Quarus自动仿真教程

给大家分享一个非常简单的IO输入输出框架

在一个嵌入式系统中,可能存在许多输入或输出的IO口,输入有霍尔传感器、红外对管等,输出有LED、电源....
的头像 FPGA之家 发表于 07-23 10:45 297次 阅读
给大家分享一个非常简单的IO输入输出框架

教大家如何在STM32F4上跑freeRTOS

[导读] 大家好,我是逸珺。 之前挖了图解freeRTOS的坑,挖了坑就得填。今天就从使用开始,先把....
的头像 FPGA之家 发表于 07-23 10:21 291次 阅读
教大家如何在STM32F4上跑freeRTOS

解析CPU究竟是怎么执行一条指令的?

【Linux 从头学】是什么这两年多以来,我的本职工作重心一直是在 x86 Linux 系统这一块,....
的头像 FPGA之家 发表于 07-06 10:21 694次 阅读

Xilinx SelectIO IP的GUI参数详解及应用设计

雷达信号处理离不开高速ADC/DAC的使用,而高速ADC/DAC的信号处理对时序的要求非常苛刻。Xi....
的头像 FPGA之家 发表于 07-02 17:57 1554次 阅读
Xilinx SelectIO IP的GUI参数详解及应用设计