当您想到处理性能时，脑子里最先出现的影响因素往往并不是存储吧？但是，如果您正在处理海量的大型数据集，....
![的头像]()
FPGA之家 发表于 10-24 16:41
•422次阅读
通常情况下所使用的Kalman滤波器是离散时间系统形式的。我们真正想得到的物理量表示成系统状态中的某....
![的头像]()
FPGA之家 发表于 10-19 10:07
•783次阅读
谐振器和负载电容要求必须尽可能地靠近振荡器的引脚，减少失真和起振时间。外部用户时钟必须使用占空比约为....
![的头像]()
FPGA之家 发表于 10-16 16:48
•689次阅读
ARM端配置如下图所示，以5处的ARM-A9为核心，使用1处的UART1打印调试信息，使用2处的网口....
![的头像]()
FPGA之家 发表于 10-16 16:43
•855次阅读
首先要做的是最简单的均值滤波算法。均值滤波是典型的线性滤波算法，它是指在图像上对目标像素给一个模板，....
![的头像]()
FPGA之家 发表于 10-16 09:23
•565次阅读
由于P-N结的正向压降受温度的影响较大，所以用P-N为基本单元构成的双极型半导体逻辑元件（TTL、H....
![的头像]()
FPGA之家 发表于 10-13 16:07
•264次阅读
PON接入：无源光网络 (PON) 是网络运营商部署的主要宽带接入技术之一。依托可编程逻辑和硬件加速....
![的头像]()
FPGA之家 发表于 10-12 16:16
•619次阅读
消息传递端口是可选接口（消息也可以组合到I / O端口上，并使用Vivado集成设计环境（IDE）设....
![的头像]()
FPGA之家 发表于 10-10 15:58
•657次阅读
在 SystemVerilog 中，联合只是信号，可通过不同名称和纵横比来加以引用。
![的头像]()
FPGA之家 发表于 10-08 15:45
•645次阅读
Step3: 按照“Vivado中进行ZYNQ硬件部分设计”中介绍的，直到在SDK中编写C代码步骤。....
![的头像]()
FPGA之家 发表于 09-23 09:25
•504次阅读
ZYNQ内部的总体框架如所示，PS中包含2个ARM Cortex-9的内核，一些基本的外设扩展口以及....
![的头像]()
FPGA之家 发表于 09-22 09:26
•551次阅读
硬件描述语言（verilog，systemVerilog，VHDL等）不同于软件语言（C，C++等）....
![的头像]()
FPGA之家 发表于 09-21 09:07
•675次阅读
一个人开发一门语言，难度那是相当大的。好在当时而立之年的Guido已经有了相当的开发经验。此前，他花....
![的头像]()
FPGA之家 发表于 09-10 09:07
•536次阅读
VHDL与Verilog硬件描述语言在数字电路的设计中使用的非常普遍，无论是哪种语言，仿真都是必不可....
![的头像]()
FPGA之家 发表于 09-09 10:16
•887次阅读
IIR（Infinite Impulse Response）无线脉冲响应滤波器。
![的头像]()
FPGA之家 发表于 09-07 09:51
•717次阅读
通常的按键所用开关为机械弹性开关，当机械触点断开、闭合时，由于机械触点的弹性作用，一个按键开关在闭合....
![的头像]()
FPGA之家 发表于 09-05 10:43
•683次阅读
在开始设计前，根据设计划分好各功能模块（为了叙述方便，这里以对“FPGA数字信号处理（十三）锁相环....
![的头像]()
FPGA之家 发表于 09-04 09:54
•1205次阅读
自动化验证testbench结果可以减少人工检查的时间和可能犯的失误，尤其对于比较大的设计。
![的头像]()
FPGA之家 发表于 09-04 09:15
•510次阅读
用“数组”来表述Verilog HDL中的定义并不准确，但对大多数人来说应该更好理解。
![的头像]()
FPGA之家 发表于 09-02 09:21
•1046次阅读
将设计和验证从逻辑上和时间上分开，使得两个小组可以相对独立。
![的头像]()
FPGA之家 发表于 09-01 15:38
•618次阅读
对于小型设计来说，最好的测试方式便是使用TestBench和HDL仿真器来验证其正确性。一般Te....
![的头像]()
FPGA之家 发表于 09-01 09:57
•528次阅读
CORDIC（Coordinate Rotation Digital Computer）算法即坐标旋....
![的头像]()
FPGA之家 发表于 08-31 14:54
•1255次阅读
目前TCP协议大多由cpu跑代码实现， 这次用FPGA的纯逻辑实现 , System Verilog....
![的头像]()
FPGA之家 发表于 08-30 10:46
•444次阅读
节通过硬件描述语言Verilog HDL对二十进制编码器的描述，介绍Verilog HDL程序的基本....
![的头像]()
FPGA之家 发表于 08-28 09:54
•1388次阅读
在7系列FPGA中，将近2/3的SLICE是SLICEL，其余的是SLICEM[1]，也就是说，FP....
![的头像]()
FPGA之家 发表于 08-26 14:18
•1956次阅读
个简单可行的方法就是——加窗。我又要套用方沁园同学的描述了，“把整个时域过程分解成无数个等长的小过程....
![的头像]()
FPGA之家 发表于 08-22 10:00
•389次阅读
VHDL 的一个强大功能是用库来组织 RTL 的不同部分。通过使用库，不同的设计人员可以做这个工程中....
![的头像]()
FPGA之家 发表于 08-19 09:34
•512次阅读
随着通信系统中的时钟速率迈入GHz级，抖动在数字设计领域中日益得到人们的重视。在高速系统中，时钟或振....
![的头像]()
FPGA之家 发表于 08-11 09:34
•4140次阅读
随着通信系统中的时钟速率迈入GHz级，抖动在数字设计领域中日益得到人们的重视。在高速系统中，时钟或振....
![的头像]()
FPGA之家 发表于 08-11 09:33
•628次阅读
用 FPGA 技术更新传统系统是许多嵌入式系统设计人员都知道的场景。但现有设计确实需要更新，这其中就....
![的头像]()
FPGA之家 发表于 08-09 11:10
•432次阅读
工商网监