随着大数据的兴起以及信息技术的快速发展，数据传输对总线带宽的要求越来越高，并行传输技术的发展受到了时....
![的头像]()
FPGA之家 发表于 05-10 14:07
•1202次阅读
在FPGA开发过程中，如果我们把bit文件下载到FPGA中，那么当FPGA掉电以后，bit文件就丢失....
![的头像]()
FPGA之家 发表于 05-09 10:08
•6577次阅读
ChipScope是Xilinx提供的一个校验FPGA设计的工具。它的本质是一个虚拟的逻辑分析仪，能....
![的头像]()
FPGA之家 发表于 05-08 16:55
•4162次阅读
我一直没搞明白BUFIO是干嘛用的。
![的头像]()
FPGA之家 发表于 05-08 15:20
•1446次阅读
UltraRAM 原语（也称为 URAM）可在 Xilinx UltraScale + 架构中使用，....
![的头像]()
FPGA之家 发表于 05-08 15:15
•1017次阅读
首先说明一下Modelsim与Questa Sim都可以与Vivado联调，也比较相似，但是Ques....
![的头像]()
FPGA之家 发表于 05-08 11:19
•3266次阅读
时钟周期约束：用户需要将设计中的所有时钟进行约束后，综合器才能进行合理的静态时序分析。一个设计中的时....
![的头像]()
FPGA之家 发表于 05-06 09:31
•1380次阅读
这里的面积指一个设计消耗 FPGA/CPLD 的逻辑资源的数量，对于 FPGA 可以用消耗的 FF(....
![的头像]()
FPGA之家 发表于 05-04 17:52
•406次阅读
在视频处理中，为了能够实时调节图像的对比对，通常需要对直方图进行拉伸处理。
![的头像]()
FPGA之家 发表于 05-04 09:38
•763次阅读
使用Verilog编写好了功能模块以及对应的testbench之后，一般需要对其功能进行仿真测试。由....
![的头像]()
FPGA之家 发表于 04-28 14:06
•2754次阅读
在进行FPGA的设计时，经常会需要在综合、实现的阶段添加约束，以便能够控制综合、实现过程，使设计满足....
![的头像]()
FPGA之家 发表于 04-27 10:08
•859次阅读
按键作为一种机械开关，在进行按键操作时，机械接触点的弹性及电压突变等原因，在机械开关合闭的时候会出现....
![的头像]()
FPGA之家 发表于 04-27 09:55
•1315次阅读
数字电路中，电路通过复位来启动，复位犹如数字电路的“起搏器”，主要有下面三种方式
![的头像]()
FPGA之家 发表于 04-19 14:36
•1781次阅读
直接看数学公式描述如何迭代不直观，先来看动图就很容易理解牛顿迭代法为什么叫迭代法以及怎样迭代的
![的头像]()
FPGA之家 发表于 04-17 09:04
•1809次阅读
在统计学中，相关是描述两个随机变量序列或二元数据之间的统计关系，无论是否具有因果关系。
![的头像]()
FPGA之家 发表于 04-15 09:14
•4698次阅读
英特尔 Stratix 10 TX FPGA 提供多达 144 个收发器通道和 1 到 58 Gb....
![的头像]()
FPGA之家 发表于 04-13 09:53
•511次阅读
FPGA中关于SPI的使用
![的头像]()
FPGA之家 发表于 04-12 10:13
•592次阅读
本实验基于xilinx ARTIX-7芯片验证实现，有时间有兴趣的朋友可在其他FPGA芯片上实现验证....
![的头像]()
FPGA之家 发表于 04-11 10:51
•729次阅读
一个简单的8位处理器完整设计过程及verilog代码,适合入门学习参考，并含有作者个人写的指令执行过....
![的头像]()
FPGA之家 发表于 04-10 11:43
•2464次阅读
基本逻辑单元LAB包含10xALM,ALM全程为Adaptive Logic Module，具有8输....
![的头像]()
FPGA之家 发表于 04-10 10:24
•1454次阅读
HLS，Http Live Streaming 是由Apple公司定义的用于实时流传输的协议，HLS....
![的头像]()
FPGA之家 发表于 04-06 09:29
•481次阅读
系统时序设计中对时钟信号的要求是非常严格的，因为我们所有的时序计算都是以恒定的时钟信号为基准。但实际....
![的头像]()
FPGA之家 发表于 04-04 09:20
•1870次阅读
上图为工程项目示意图。通过软硬件划分，在PS端中负责Linux和通信，PL端例化了6个PR（Part....
![的头像]()
FPGA之家 发表于 04-03 10:46
•881次阅读
在Vivado软件中，我们生成好IP后可以可以打开带有例子的工程，进行仿真查看LANE_UP和CHA....
![的头像]()
FPGA之家 发表于 03-30 09:28
•1119次阅读
同步时序逻辑是指表示状态的寄存器组的值只可能在唯一确定的触发条件发生时刻改变。只能由时钟的正跳沿或负....
![的头像]()
FPGA之家 发表于 03-29 17:40
•795次阅读
dBV(V大写），dBu(u小写），是模拟音频时代最常用到的两个单位。
简单来说专业音频领域，标准....
![的头像]()
FPGA之家 发表于 03-22 18:00
•8601次阅读
ExternalBus(外部总线) ，通常所说的总线(Bus)指片外总线，是CPU与内存RAM、RO....
![的头像]()
FPGA之家 发表于 03-17 09:38
•2332次阅读
时钟的时序特性主要分为抖动(Jitter)、偏移(Skew)、占空比失真(Duty Cycle Di....
![的头像]()
FPGA之家 发表于 03-16 09:17
•1475次阅读
联调仿真分析，操作简单。你几乎不需要手动敲Tcl指令就可以进行仿真，自动化程度更高。
![的头像]()
FPGA之家 发表于 03-14 10:55
•6082次阅读
有人说FPGA不需要上电复位电路，因为内部自带上电复位信号。也有人说FPGA最好加一个上电复位电路，....
![的头像]()
FPGA之家 发表于 03-13 10:29
•1739次阅读
工商网监