0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA之家

文章:875 被阅读:303.2w 粉丝数:175 关注数:0 点赞数:64

广告

GIL在CPython解释器中的工作原理

之所以说是解释执行,是因为Python是高级语言,CPU那家伙不认识Python代码,需要运行的时候....
的头像 FPGA之家 发表于 09-01 10:24 599次阅读

为什么STM32不集成PHY呢?

STM32只有网络外设时不能进行网络通信的,因为STM32只提供了SMI接口,MII和RMII接口。....
的头像 FPGA之家 发表于 09-01 10:21 2269次阅读

如何解释TCP报文的内容

TCP协议有着自己的数据包格式,这里把TCP的数据包称为报文段(segment),TCP报文段封装在....
的头像 FPGA之家 发表于 08-31 09:12 2070次阅读

Xilinx 7系列FPGA PCB仿真和分析

大多数差分跃迁都是通过电容。P和N路径相互耦合,增加了电容。许多跃迁在宽频带上具有与集总电容相同的频....
的头像 FPGA之家 发表于 08-29 15:05 908次阅读

AXI VIP 中产生传输事务的基本方法

本系列我想深入探寻 AXI4 总线。不过事情总是这样,不能我说想深入就深入。当前我对 AXI总线的理....
的头像 FPGA之家 发表于 08-29 14:58 1369次阅读

使用VCS仿真Vivado IP核时遇到的问题及解决方案

前年,发表了一篇文章《VCS独立仿真Vivado IP核的一些方法总结》(链接在参考资料1),里面简....
的头像 FPGA之家 发表于 08-29 14:41 1611次阅读

CDC跨时钟域分单bit和多bit传输介绍

单bit(慢时钟域到快时钟域):用快时钟打两拍,直接采一拍大概率也是没问题的,两拍的主要目的是消除亚....
的头像 FPGA之家 发表于 08-29 11:13 3350次阅读
CDC跨时钟域分单bit和多bit传输介绍

CPU究竟跑的有多快

相对人的感官来说CPU跑的太快了——即便是人们常常用来描述时间短暂的“一眨眼功夫”对CPU来说也是及....
的头像 FPGA之家 发表于 08-29 10:26 1070次阅读

uthash简介及使用说明

  由于C语言本身不存在哈希,但是当需要使用哈希表的时候自己构建哈希会异常复杂。因此,我们可以调用开....
的头像 FPGA之家 发表于 08-27 18:04 1689次阅读

SpinalHDL里如何实现Sobel边缘检测

书接上文,趁着今天休假,采用SpinalHDL做一个小的demo,看看在SpinalHDL里如何优雅....
的头像 FPGA之家 发表于 08-26 08:59 1010次阅读

从实测的IIC波形入手,带你看到真实的IIC样子

实际上,上面和中间是同样的SDA线,这里只是分开示意。因为IIC应答是一种相互关系,单片机发数据给I....
的头像 FPGA之家 发表于 08-25 10:31 2836次阅读

如何搭建一套 Linux 开发环境

对于刚接触嵌入式 Linux 系统开发的同学来说,搭建开发环境是一个不小的挑战,我看到过很多在入门边....
的头像 FPGA之家 发表于 08-25 08:54 2120次阅读

高速收发器的走线特性阻抗设计

引言:传输介质的选择,无论是PCB材料还是电缆类型,都会对系统性能产生很大的影响。尽管任何传输介质在....
的头像 FPGA之家 发表于 08-24 09:08 967次阅读

curl工具的简易实现

一般来说,使用套接字进行网络编程时,默认使用linux内核提供的网络服务。但是,现在我们自己在用户空....
的头像 FPGA之家 发表于 08-24 09:05 1393次阅读

FPGA产业将面临怎样的新格局和新走向?

以Achronix的SpeedcoreeFPGA半导体知识产权(IP)为代表,eFPGA正在为智能设....
的头像 FPGA之家 发表于 08-22 09:59 1246次阅读

如何实现win10下的一个串口工具

最近笔者要要实现win10下的一个串口工具,要想多少年前开发的串口工具还是vc++6.0下开发的,把....
的头像 FPGA之家 发表于 08-22 09:08 3610次阅读

SoC /数字芯片类岗位需要学习哪些技能?

数字芯片周边知识,比如内部与外部的总线原理或使用经历(DDR,serdes,PCIE,以太网,多媒体....
的头像 FPGA之家 发表于 08-19 09:13 1988次阅读

FIFO的阈值如何设置

FIFO是First in First out 的缩写,一般是由寄存器reg或者ram搭起来的,相对....
的头像 FPGA之家 发表于 08-19 09:02 1911次阅读

赛灵思发现了阻碍SmartNIC普及的三大因素

超大规模用户和 CSP 的第二个要求是可组合性。这是一种将新功能块动态插入到收发包处理流水线中的功能....
的头像 FPGA之家 发表于 08-17 16:06 473次阅读

ARP协议在TCP协议栈中的地位

在上面,我们介绍netdev_receive()函数的时候,已经发现了以太网帧类型主要分两大类型,一....
的头像 FPGA之家 发表于 08-17 09:13 615次阅读

基于FPGA视频图像算法开发

基于二值图像的滤波算法即形态学滤波,在图像目标采集的预处理中经常被使用到,针对不同的使用场景涉及到腐....
的头像 FPGA之家 发表于 08-17 09:09 859次阅读

关于Linux字符设备基本类型

字符(char)设备是个能够像字节流(类似文件)一样被访问的设备,由字符设备驱动程序来实现这种特性。....
的头像 FPGA之家 发表于 08-17 09:04 1282次阅读

Verilog比较方便的特点

动态截取固定长度数据语法,即+:和-:的使用,这两个叫什么符号呢?运算符吗?
的头像 FPGA之家 发表于 08-17 09:01 538次阅读

如何利用定时器产生PWM波

然后利用32的外部中断和定时器来测量32输出的波形硬件:STM32F103C8T6核心板、示波器、串....
的头像 FPGA之家 发表于 08-16 09:09 3060次阅读

ZYNQ芯片架构的理解

ZYNQ处理系统端PS所有的外设都连接在AMBA(Advanced Microcontroller ....
的头像 FPGA之家 发表于 08-15 09:42 1452次阅读

FPGAs,Zynq和Zynq MPSoC器件的特点

Zynq MPSoC是Zynq-7000 SoC(之后简称Zynq)的进化版本。Zynq是赛灵思发布....
的头像 FPGA之家 发表于 08-15 09:16 1691次阅读

verilog仿真工具编译

Icarus Verilog(以下简称iverilog )号称“全球第四大”数字芯片仿真器,也是一个....
的头像 FPGA之家 发表于 08-15 09:11 5372次阅读

定制处理器的设计挑战

在最新的周期性发展热潮的刺激下,半导体行业进入了定制处理器的新黄金时代,但是这次“定制处理器”意味着....
的头像 FPGA之家 发表于 08-15 09:04 570次阅读

MCM应用于GPU还需要多久

消费用户市场,普通用户都能用上16核甚至64核处理器的PC。这可不是单纯堆核心就完事儿的。以当前CP....
的头像 FPGA之家 发表于 08-14 14:50 853次阅读

USB 4 支援的隧道协议

USB 4全名为Universal Serial Bus Generation 4。USB这个介面在....
的头像 FPGA之家 发表于 08-14 09:06 4162次阅读