0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA之家

文章:875 被阅读:301.3w 粉丝数:175 关注数:0 点赞数:64

广告

数据采集(DAQ)基础知识:重要准则和通用术语

数据采集系统所使用的计算机会极大地影响连续采集数据的最大速度,而当今的技术已可以使用Pentium和....
的头像 FPGA之家 发表于 03-13 09:55 1971次阅读

Xilinx RapidIO核例子工程源码分析

srio_quick_start模块在顶层srio_example_top.v中例化,它与IP核的维....
的头像 FPGA之家 发表于 03-03 10:27 2352次阅读
Xilinx RapidIO核例子工程源码分析

SRIO IP核的三层协议的作用?

数据从远程设备(假设为DSP的SRIO端)传输过来,FPGA端(假设我们这端为FPGA的SRIO端口....
的头像 FPGA之家 发表于 03-03 10:19 746次阅读

基于EV10AQ190的高速ADC接口设计

外部给该ADC芯片提供一个时钟CLK,频率为2.5GHz,通过内部时钟电路,2分频之后的时钟送到核A....
的头像 FPGA之家 发表于 03-03 09:25 1080次阅读

一种傅里叶分析新颖的理解方法

有了“1”,还要有“0”才能构成世界,那么频域的“0”是什么呢?cos(0t)就是一个周期无限长的正....
的头像 FPGA之家 发表于 02-24 09:19 376次阅读

解读ADC采样芯片EV10AQ190A的工作模式

直接说重点,任意一个输入端口输入的模拟信号同时进入ADC芯片的四个核(也可以理解为4个通道),这四个....
的头像 FPGA之家 发表于 02-24 09:06 1377次阅读

解读ADC采样芯片(EV10AQ190A)的工作模式(四通道模式)

由上图可知,四通道模式有4个输入端口,我们分别称其为A端口,B端口,C端口,与D端口,四个端口分别对....
的头像 FPGA之家 发表于 02-23 11:04 2974次阅读

解读ADC采样芯片(EV10AQ190A)的采样(工作)模式(双通道模式)

当信号从A输入端口输入时,就意味着使用ADC A和ADC B通道对输入的模拟信号进行采样,双通道组态....
的头像 FPGA之家 发表于 02-22 11:11 2794次阅读

FPGA上的二维片上网络支持高带宽数据加速应用

在摩尔定律的推动下,集成电路工艺取得了高速发展,单位面积上的晶体管数量不断增加。
的头像 FPGA之家 发表于 02-20 14:46 583次阅读

手把手教系列之一阶数字滤波器设计实现(附代码)

一阶数字滤波计算简单,实现代价非常低。在滤除高频噪声时应用很广泛。其本质是 IIR 滤波器,为啥要单....
的头像 FPGA之家 发表于 02-20 10:50 2447次阅读

通信数字信号处理基本知识

我想请问一下大家,我在仿真中QAM映射后的信号(64个复数)经IFFT后生成了64个复数。按照书上说....
的头像 FPGA之家 发表于 02-17 10:13 978次阅读

如何理解FPGA的配置状态字寄存器

赛灵思的FPGA有多种配置接口,如SPI,BPI,SeletMAP,Serial,JTAG等;如果从....
的头像 FPGA之家 发表于 02-16 14:57 1513次阅读

ARM和FPGA究竟是如何进行通信的呢?

ZYNQ拥有ARM+FPGA这个神奇的架构,那么ARM和FPGA究竟是如何进行通信的呢?本章通过剖析....
的头像 FPGA之家 发表于 02-16 09:26 11599次阅读

FPGA的算法解析1:整数操作与加减法器

整数在 IEEE 的规定上有短整数 short integer , 中整数 integer 和 长整....
的头像 FPGA之家 发表于 02-13 15:00 1250次阅读

傅立叶变换的实质-正交之美

对于信号,如果我们想用谐波来表示它的话,我们最好基于不同的频率将之进行分解,那么接下来的问题就是寻找....
的头像 FPGA之家 发表于 02-09 11:27 1016次阅读

Xilinx FPGA的FMC接口

FMC标准定义了单宽度(69mm*76.5mm)和双宽度(139mm*76.5mm)两种尺寸。单宽度....
的头像 FPGA之家 发表于 02-06 15:44 1875次阅读

FPGA系列之“Zynq MPSoC PS-PL AXI Interfaces”

S_AXI_ACP_FPD接口实现了PS 和PL 之间的低延迟连接,通过这个128位的接口,PL端可....
的头像 FPGA之家 发表于 02-01 15:36 1783次阅读

Vivado怎么避免信号被优化掉

刚写了一段 Verilog代码,辛辛苦苦花了很长时间综合,在debug的过程中,却找不到需要debu....
的头像 FPGA之家 发表于 01-31 18:03 3852次阅读

科普一下xilinx verilog语法技巧

Vivado综合根据HDL代码的编写方式推断出四种类型的寄存器原语
的头像 FPGA之家 发表于 01-30 16:21 1593次阅读

FPGA相关知识系统介绍

FPGA的英文翻译过来是现场可编程门阵列,这是相对于ASIC来说的,ASIC硬件也可以可做是门阵列,....
的头像 FPGA之家 发表于 01-29 17:13 1121次阅读

如何对xilinx FPGA进行bit文件加密

AES即高级加密标准,是一种区块加密,当然也是对称加密。区块固定为128bit,秘钥为128,192....
的头像 FPGA之家 发表于 01-16 15:22 2179次阅读

详细解释一下傅里叶级数的数学推导过程

傅里叶级数在数论、组合数学、信号处理、概率论、统计学、密码学、声学、光学等领域都有着广泛的应用,这不....
的头像 FPGA之家 发表于 01-12 11:17 3503次阅读

解读香农定理、奈奎斯特定理、编码与调制

假设带宽为W赫兹信道中传输的信号是二进制信号(即信道中只有两种物理信号),那么该信号所能承载的最大数....
的头像 FPGA之家 发表于 01-10 11:39 1126次阅读

AM信号生成中的注意点

一步步来嘛,首先肯定要产生两个频率不同的余弦波cos(w0t),cos(wct)。立马想到调用系统自....
的头像 FPGA之家 发表于 01-10 11:02 2311次阅读

FPGA-现场可编程门阵列

FPGA芯片说明书中,包含了可编程逻辑模块的数量、固定功能逻辑模块(如乘法器)的数目及存储器资源(如....
的头像 FPGA之家 发表于 01-09 09:28 932次阅读

RapidIO核概述

RapidIO互连架构,与目前大多数流行的集成通信处理器、主机处理器和网络数字信号处理器兼容,是一种....
的头像 FPGA之家 发表于 01-09 09:25 841次阅读

StarBleed安全漏洞解析

FPGA全称可编程门阵列,被描述为 "计算机制造商的'乐高积木':与其他计算机芯....
的头像 FPGA之家 发表于 01-08 10:26 556次阅读

谈一谈RapidIO串行物理层包的传输过程

通道的概念用于描述串行RapidIO端点的宽度。通道定义为每个方向上的单向差分对。目前串行Rapid....
的头像 FPGA之家 发表于 01-08 10:06 714次阅读

介绍一种基于数据包交换的互连体系结构RapidIO

RapidIO是由Motorola和Mercury等公司率先倡导的一种高性能、 低引脚数、 基于数据....
的头像 FPGA之家 发表于 01-06 16:40 906次阅读

走进Linux内存系统探寻内存管理的机制和奥秘

Linux 内存是后台开发人员,需要深入了解的计算机资源。合理的使用内存,有助于提升机器的性能和稳定....
的头像 FPGA之家 发表于 01-05 09:47 1368次阅读