0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA之家

文章:879 被阅读:304.6w 粉丝数:175 关注数:0 点赞数:64

广告

TTE和TSN业务的保障方式及分析问题

欢迎FPGA工程师加入官方微信技术群第一次看到以太网物理地址格式时,感觉很平淡。像看到IPV4和IP....
的头像 FPGA之家 发表于 07-19 10:16 5324次阅读

TTE和TSN业务的保障方式及分析问题

在本文章中,曾经提到过,TSN(Time Sensitive Networking,TSN)和TTE....
的头像 FPGA之家 发表于 07-19 10:07 6229次阅读

电脑是如何识别你插上了USB设备

次当插上鼠标或者U盘的时候,电脑是怎么知道是什么设备的呢?这里用到的就是枚举了。枚举,其实就是让HO....
的头像 FPGA之家 发表于 07-14 10:25 20294次阅读
电脑是如何识别你插上了USB设备

vLUT表:写 读地址输入、数据输出 入这里面包括

最近的项目逻辑资源不够,因为应用需求,要一组256个四输入的模块,后来改吧改吧,改成了一组165个6....
的头像 FPGA之家 发表于 07-13 09:24 3588次阅读
vLUT表:写 读地址输入、数据输出 入这里面包括

基于FPGA的横向FIR滤波器设计详解

在理论的基础上详细阐述了如何基于Verilog HDL搭建的数字电路,来完成来完成FIR横向滤波器的....
的头像 FPGA之家 发表于 07-08 08:33 5533次阅读

如何在Vivado中实现逻辑锁定和增量编译工程实例说明

本文针对Vivado中实现的逻辑锁定和增量编译进行的工程实例介绍,文中有对应工程的下载地址。友情提示....
的头像 FPGA之家 发表于 07-06 10:32 6787次阅读
如何在Vivado中实现逻辑锁定和增量编译工程实例说明

采用FPGA对VGA图形控制器的Verilog设计方法

VGA(视频图形阵列)作为一种标准的显示接口得到广泛的应用。依据VGA显示原理,介绍了利用FPGA实....
的头像 FPGA之家 发表于 06-29 10:05 4839次阅读
采用FPGA对VGA图形控制器的Verilog设计方法

Verilog的基本设计单元模块介绍

Verilog的基本设计单元是“模块”(block)。一个模块是由两部分组成的,一部分描述接口,另一....
的头像 FPGA之家 发表于 06-26 15:30 11580次阅读
Verilog的基本设计单元模块介绍

总线的操作时序和操作方式详解

操作时序(timing):各信号有效的先后顺序及配合关系
的头像 FPGA之家 发表于 06-24 16:21 10493次阅读
总线的操作时序和操作方式详解