0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示
电子发烧友网 > 可编程逻辑 > 应用案例

基于FPGA开发板的GPS模拟器数据采集验证

必须将GPS模拟器的数据通过FPGA开发板进行短时间的采集,至少能用于matlab算法上的捕获验证,这个采集时间至少要几ms。

2024-04-25 标签:FPGAgps接收机开发板模拟器 147

基于FPGA的内存128M flash芯片控制器设计方案

这款flash芯片的的存储是一个扇区4KB,一个扇区可以存256个字,一个字是8位,一个块是64KB,一共有256个块组成一个存储flash内存。

2024-04-19 标签:FPGAFlaSh内存状态寄存器芯片控制器 279

基于FPGA的网络摄像头图像封装处理

上位机才能够在接收数据后正确显示图像。所以每帧图像的开始需要多传输8字节数据,一般规定每次传输一行数据,由于OV7725一行有640个像素,每个像素16位,而以太网每个时钟传输8位数据,因此需要1280个时钟才能传输完一次数据。

2024-04-19 标签:FPGA以太网摄像头上位机网络摄像头 191

FPGA为什么比GPU的延迟低这么多?

FPGA 正是一种硬件可重构的体系结构。它的英文全称是Field Programmable Gate Array,中文名是现场可编程门阵列。 FPGA常年来被用作专用芯片(ASIC)的小批量替代品,然而近年来在微软、百度等公司的数据中心大规模部署,以同时提供强大的计算能力和足够的灵活性。

2024-04-08 标签:cpugpu图像处理交换机机器学习 391

一文读懂内窥镜软窥FPGA解决方案

这里我们定制了1米长的OV6946软窥模组,计划将解码芯片OV426及FPGA+缓存,做到一个板子上,板载支持HDMI显示,或者本地RGBLCD显示。OV6946模组,集成了2个LED灯,模拟输出。

2024-03-04 标签:传感器FPGAled内窥镜 511

通用阵列逻辑(GAL)电路结构设计分析

通用阵列逻辑(GAL)是一种可编程逻辑器件,由Lattice公司在PAL(可编程阵列逻辑)的基础上设计出来。GAL采用可编程的输出逻辑宏单元OLMC(Output Logic Macro Cell)结构,使得电路的逻辑设计更加灵活。

2024-02-02 标签:fpgacpld可编程逻辑gal可编程器件 443

可编程逻辑阵列PLA内部逻辑结构示意

可编程逻辑阵列(Programmable Logic Array,PLA)和可编程阵列逻辑(Programmable Array Logic,PAL)都是数字逻辑电路中常见的可编程逻辑设备,但它们有一些根本上的区别。

2024-02-02 标签:集成电路数字信号处理微处理器可编程逻辑PLA 605

FPGA的数字时钟电路解析

FPGA 在通信领域的应用可以说是无所不能,得益于 FPGA 内部结构的特点,它可以很容易地实现分布式的算法结构,这一点对于实现无线通信中的高速数字信号处理十分有利。

2024-01-24 标签:fpga数字信号处理人工智能可编程逻辑器件数字时钟电路 500

FPGA加速语言模型如何重塑生成式人工智能

大语言模型的构建通常需要一个大规模的系统来执行该模型,这个模型会持续变大,在其发展到一定程度后,仅靠在CPU上的运行就不再具有成本、功耗或延迟的优势了。

2023-08-31 标签:fpga加速器gpuChatGPT 525

FPGA在高性能计算中的优势及其用例都有哪些?

近年来,现场可编程门阵列 (FPGA) 因其可定制性、并行处理和低延迟而成为高性能计算 (HPC) 的可行技术。

2023-08-21 标签:机器人人工智能HPCASIC芯片FPGA技术 496

基于FPGA的 I²C 接口的芯片通信设计

I²C 协议提供了 3 种速度模式:正常速度模式 100kbit/s、快速模式 400kbit/s、高速模式3.5Mbit/s。SCL 输出的时钟信号频率和速度模式一致。程序内部使用 5 倍 SCL 信号作为时钟,而 FPGA 外部时钟需要经过分频得到程序内部使用的时钟。

2023-07-25 标签:fpga寄存器时钟信号并行总线状态寄存器 432

AMD Versal系列FPGA NoC网络技术案例分享

平均通信效率低:SoC中采用基于独占机制的总线架构,其各个功能模块只有在获得总线控制权后才能和系统中其他模块进行通信;从整体来看,一个模块取得总线仲裁权进行通信时,系统中的其他模块必须等待,直到总线空闲。

2023-07-21 标签:fpgaamd稳压器EEPROMNoC 524

面向视频/音频处理的 FPGA技术详解分析

设计师能够充分利用英特尔 FPGA 的 DSP 性能、带宽和其他功能特性来实现片上系统设计,消除单独使用组件来执行语音处理任务的需求,进而减少成本,特别是多通道音频应用的成本。

2023-07-21 标签:dspfpga英特尔片上系统 1689

fpga入门的基础知识 FPGA零基础学习IIC协议驱动设计

根据时序参数,决定将IIC的速率定为50KHz。发送时,数据改变在SCL的低电平的正中间;读取时,在SCL高电平的正中间进行读取。

2023-07-18 标签:fpgaIIC数字电路I2C总线IIC协议 500

FPGA与CPU之间是如何通信的?

冯氏结构中使用内存有两种作用。一是保存状态,二是在执行单元间通信。由于内存是共享的,就需要做访问仲裁;为了利用访问局部性,每个执行单元有一个私有的缓存,这就要维持执行部件间缓存的一致性。

2023-07-12 标签:fpgaDRAMcpu服务器网络编程 1884

如何利用莱迪思宏设计流程缩短FPGA设计周期

随着FPGA密度和复杂性的提高,设计团队会将之前由其他类型的半导体(如ASIC和MCU)处理的设计迁移到这些更复杂的FPGA上。

2023-07-06 标签:滤波器FPGA设计寄存器RTLASIC技术 435

VGA接口原理与Verilog实现编程案例解析

VGA接口是一种D型接口,上面共有15针孔,分成三排,每排五个。其中比较重要的是3根RGB彩色分量信号和2根扫描同步信号HSYNC和VSYNC针。

2023-07-01 标签:显示器Verilog模拟信号VGA接口 2788

CCIX架构在FPGA上的使用及评估

在 FPGA 上,已经开发了一个 Bluespec 模块来处理来自NDP-update 模块的锁定请求。该模块在提供的虚拟地址上创建一个哈希表组织的锁表。

2023-06-29 标签:fpgacpu摩尔定律加速器数据库 645

同步电路设计中静态时序分析的时序约束和时序路径

同步电路设计中,时序是一个主要的考虑因素,它影响了电路的性能和功能。为了验证电路是否能在最坏情况下满足时序要求,我们需要进行静态时序分析,即不依赖于测试向量和动态仿真,而只根据每个逻辑门的最大延迟来检查所有可能的时序违规路径。

2023-06-28 标签:触发器同步电路静态时序 561

基于FPGA 的AI火灾侦查定位解决方案

解决方案包括建立一个分布式计算机视觉系统,增加建筑物火灾的早期检测。该系统的分布式和模块化特性可以轻松部署,而无需增加更多基础设施。在

2023-05-29 标签:fpgaAI计算机视觉 401

编辑推荐厂商产品技术软件/工具OS/语言教程专题