0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

主板上电时序图

分享:

好的,理解您需要中文解释主板的上电时序。这是一个核心概念,描述了计算机主板从接通电源开关到最终启动操作系统(BIOS/UEFI)的整个供电和信号启动过程的逻辑顺序。这个过程由主板上的电路芯片(特别是PCH、Super I/O、EC等)紧密控制。

以下是一个通用ATX主板的上电时序主要阶段(文字描述,非物理图纸):

核心原则:前一级信号稳定正常后,才会触发下一级动作。

  1. ATX电源Standby状态:

    • 当主机电源线接入市电(即使电脑未开机),ATX电源会自动产生一个+5VSB电压。
    • +5VSB为“待机”电压,为主板上的部分“不死”电路供电,例如:开机按钮电路、部分RTC(实时时钟)电路、部分网络唤醒(WOL)电路、系统管理控制器(如EC或Super I/O芯片)的核心部分等。
    • 这个阶段,主板处于待机状态,主要部件均未供电。
  2. 触发开机信号(PS_ON# - Power Supply On):

    • 当你按下机箱或主板上的电源按钮时:
      • 按钮会产生一个短暂的、低电平有效的PWRBTN#信号(或类似名称,如PWR_SW#)。
      • 这个信号会被发送给主板上的EC(嵌入式控制器,常见于笔记本和高端主板)或Super I/O芯片。
      • EC/Super I/O接收到有效的PWRBTN#信号后(可能需要满足特定条件,如电池状态正常),会将ATX电源接口上的PS_ON#信号线电平由高拉低。
    • ATX电源检测到PS_ON#被拉低(有效)后,启动其主电源输出。输出包括:+3.3V, +5V, +12V等各组主要电压。
  3. 主供电开启与电压稳定:

    • ATX电源开始输出各组主电压(+12V, +5V, +3.3V等)。
    • 各路供电电路(VRM,特别是CPU、内存、芯片组的供电电路)开始工作。
    • CPU VRM:将输入的+12V转换为非常精确、电流极大的Vcore(核心电压)供应给CPU。其本身需要ATX电源的+12V和+5VSB/+5V工作电压。CPU供电通常在主供电中最晚启动或稍晚。
    • 内存供电(VCC_DDR / VDDQ):为内存模组供电。
    • 芯片组供电(VCCP):为芯片组(PCH/Southbridge)供电。
    • 各电源管理IC监控自身输出的电压是否达到目标值、电流是否在正常范围内。这个过程需要一点点时间(毫秒级)。
  4. 电源良好信号确认阶段:

    • 当各组主要供电电压(特别是+5V, +3.3V, +12V)达到稳定状态(通常在额定值的95%-105%范围)并保持一小段时间后(电源的建立时间),ATX电源会输出一个PWR_OK(或PWR_GOOD)信号(高电平有效)。
    • 主板上的电源管理电路(如PCH或专用电源管理芯片)也需要监控CPU VRM、内存VRM、芯片组VRM等输出的电压是否稳定达标。
    • 当所有必要的主供电(包括ATX自身和板上VRMs)都被认为稳定良好时,主板电源管理逻辑(通常由PCH主导)会生成一个(或一系列)PLT_RST#(平台复位)信号的前置条件信号(逻辑上相当于确认所有“电源好”状态满足)。
    • 关键点: 所有核心电压必须稳定且被确认为“OK”,才能进入下一步。
  5. 时钟信号发生器工作:

    • 在接收到“电源好”状态后,或在其自身供电稳定后,时钟发生器芯片(Clock Generator)开始工作。
    • 时钟发生器为主板上的CPU、PCH、内存、PCIe插槽等所有需要时钟信号的部件产生所需频率的时钟脉冲。
    • 时钟信号是数字电路协调工作的“心跳”,没有稳定的时钟,电路无法同步运行。这个启动过程也需要几毫秒达到稳定。
  6. 系统(平台)复位发布:

    • 当所有必备电源稳定时钟稳定可用后,主板上的复位逻辑(通常位于PCH中)会发布一个有效的PLT_RST#信号(低电平有效)。
    • PLT_RST# 是一个全局复位信号,它被发送给需要复位的所有关键子系统:
      • CPU复位:通过RESET#信号线给CPU。
      • 芯片组自身内部模块复位。
      • PCIe设备复位(通过PERST#信号)。
      • 系统总线(如DMI/FDI)复位。
    • 复位信号强制这些电路进入一个已知的初始状态。
  7. CPU初始化启动(BIOS/UEFI开始运行):

    • CPU检测到有效的RESET#信号(从有效低电平变回无效高电平,即“撤销复位”)后,开始执行其内部微代码(Boot ROM的一部分)。
    • CPU从特定的物理地址(由芯片组定义,通常是FFFFFFF0h - 接近4G地址空间顶部)读取并执行第一条指令。
    • 这个地址被映射到主板上的BIOS/UEFI芯片(SPI Flash)。
    • CPU开始执行BIOS/UEFI固件代码,进入了大家熟悉的开机自检(POST)阶段。
    • BIOS/UEFI会初始化芯片组设置、配置内存、检测基本硬件(键盘、鼠标、显卡等),建立必要的环境,最终将控制权移交给操作系统启动程序(如Windows Boot Manager)。

总结流程图(简化文字版):

接通市电 -> 产生+5VSB -> 待机状态(EC/SIO活跃) -> 按下PWR按钮 -> EC/SIO拉低PS_ON# -> ATX电源输出主电压组 -> 主板上各VRM启动 -> 待所有主供电稳定 -> ATX电源输出PWR_OK -> 主板电源管理确认所有电源好 -> 时钟发生器启动 -> 时钟稳定 -> PCH发布PLT_RST# -> 撤销CPU的RESET# -> CPU从BIOS/UEFI芯片取第一条指令 -> 开始POST

重要说明:

  • 实际时序图复杂: 真实的原理图或技术文档中的上电时序图包含更精细的步骤、信号名缩写、电压名称、延迟时间、控制逻辑等,非常复杂。
  • 主板差异: 不同品牌、不同芯片组(Intel, AMD)甚至不同代的主板,其具体时序细节、信号命名和控制芯片逻辑会有差异。笔记本主板时序更加复杂,EC作用更大。
  • 调试意义: 理解上电时序对于维修主板(如不开机故障)至关重要。如果某一步骤失败,后续步骤就不会发生。例如,+5VSB缺失则无法开机;PS_ON#未被拉低则ATX主供电不输出;某个VRM电压不达标则后续步骤不会继续;PLT_RST#不正常则CPU不会执行POST。
  • PG信号: 除了ATX的PWR_OK,主板上各VRM电路自身也会产生PG(Power Good)信号。多个PG信号的逻辑组合共同决定是否满足进入下一阶段的条件。
  • 复位信号: 通常有多级复位信号(如SYS_RESET# -> PLT_RST# -> CPU_RESET#),但PLT_RST#是最关键的全局平台复位起点。

希望这个中文解释能帮助您理解主板上电时序的核心过程!

如果您需要更具体的时序图(例如某个平台的框图),需要指明品牌或芯片组(如Intel Z790, AMD X670),我会尽力寻找公开可用的简化图或描述其关键差异。

模拟时序控制解决方案:可靠的和关断时序

IC的可能性,但它们仅支持各个电压的受控斜坡上升,而不支持这种菊花链星座中的受控关断时序(即电压关断)。3.多个ADM1186-1器件链接在一起,可控制12个电压的和关断时序可靠且受控的

冰箱洗衣机 2021-04-12 07:00:00

浅谈EMMC电路设计之EMMC时序设计

一:供电电源时序 EMMC 的供电有两种模式,且分两路工作,有 VCC 和 VccQ。在规范时序是有要求的,如下图所示。 EMMC 时序 开始时,VCC 或 VccQ 可以第一个倾斜

2020-10-30 21:29:17

复杂处理器的时序有什么要求?

为确保芯片能可靠的工作,应用处理器的上下通常都要遵循一定时序, 本文以i.MX6UL应用处理器为例,设计中就必须要满足芯片手册的时序、掉电时序,否则在产品使用时可能会出现以下情况,第一,

zhi581 2019-10-18 07:53:02

DSP28335为什么要按不同的时序进行

为什么有不同的时序

ggfx 2023-11-02 08:13:09

HMC870LC5的时序是如何控制的?

如果要求输出是vdd=3.3v,我是不是可以这样设计顺序:首先设置Vgg=-2V,再VCtrl=1V,再Vdd=3.3V,然后调节Vgg,使Igg=140mA,那么它们之间的时序是如何控制的。

kgfhdfgx 2023-11-22 07:14:57

如何添加atlys主板的DDR2时序配置?

你好我正在使用atlys主板,我必须在spartan-6实现ddr2(MT47H64M16-25E)接口,...通过使用MIG及其示例设计,在模拟中一切正常....通过注意ddr2接口,例如

vynywrwr 2019-10-28 07:46:43

PLC时序的理解

学习PLC编程的过程中,经常接触到一个概念,就是时序,开始的时候,跳过了时序的学习,今天在这里补上时序的理解。

2023-04-25 11:31:39

UML时序详解

本篇介绍了UML时序的基础知识,并通过visio绘制一个物联网设备WIFI配网的UML时序实例,来介绍UML时序的画法与所表达的含义。

2023-05-16 09:09:22

PLC时序的设计步骤

 时序(Timing Diagram)是信号随时间变化的图形。横坐标为时间轴,纵坐标为信号值,其值为 0 或 1。以这种图形为基础进行 plc 程序设计的方法称为时序法。时序是从使用示波器分析

2023-10-05 09:55:00

硬件电路设计之时序电路设计

时序(Power-up Sequeence)是指各电源轨的先后关系。 与之对应的是下时序,但是在电路设计过程中,一般不会去考虑下时序(特殊的场景除外)。今天,我们主要了解一下时序控制相关内容。

2023-12-11 18:17:05

运算放大器电源时序导致的风险分析

的行为表现(参见表2),分析可能的问题及原因,并提出一些建议。时序问题多种多样时序问题可能出现于多种不同情况。例如,在一个客户应用中,AD8616配置为缓冲器,在电源建立之前输入为0 V(1

bleupealike 2019-06-18 08:30:00

串口程序烧到主板问题

我今天运行公司主板的程序时发现它的串口总是在板子刚的时候向外发送0x00. 主板的芯片是avr的at90u***1287. 我前几天写的串口程序烧到主板却没有这个问题。 同样的板子,同样

今日电子 2021-08-09 07:44:30

电源缓慢时,MCU如何继续完成相应操作?

工程师以为是软件的问题,花费了很大的时间和精力来找BUG,问题仍然没有很好的得到解决。后来查翻手册发现,发现该系列的MCU对于时间是有一定要求的(其实几乎所有品牌的MCU都有上下时序要求)。1

冰箱洗衣机 2019-09-01 07:00:00

使用PicoScope示波器测量电源时序

对于 DSP、CPU、GPU、FPGA等高性能处理器而言,确保其各模块所需电源的顺序对实现其可靠运行、提高效率并保障整体系统健康至关重要。

2025-07-16 13:49:20

简析过程中的回沟

钩:和时序有一定关系... 3. 回沟的问题,如果你认为你的时序设计的没问题,那么还要考察一下芯片自己的问题,打个比方,芯片有3.3V和1.5V的输入,1.5V先上, 3.3V后上,现象是 3.3V...

meihuacg 2021-12-31 06:59:38

FPGA加载时序介绍

大多数FPGA芯片是基于 SRAM 的结构的, 而 SRAM 单元中的数据掉电就会丢失,因此系统后,必须要由配置电路将正确的配置数据加载到 SRAM 中,此后 FPGA 才能够正常的运行。

2019-07-01 17:16:45

如何实现对DTS中mipi屏幕时序的获取及其发送呢

如何实现对DTS中mipi屏幕时序的获取及其发送呢?其程序代码该怎样去实现呢?

60user146 2022-02-16 07:35:45

如何通过MicroSD卡升级主板的固件

到电脑USB口上,在列表式组合框中选择正确的USB设备。点击Create之后,等待创建结束。取出MicroSD卡,插入主板的MicroSD卡插槽,对主板开机,主板自动开始升级。升级完成后,取出MicroSD卡,主板自动重启,完成整个升级固件的流程。原作者:Firefly Wiki

大红枣 2022-04-26 18:00:40

多电源IC的时序控制你搞明白了么

进行时序控制和管理的需求。   ADI公司的数据手册通常会提供足够的信息,指导设计工程师针对各IC设计正确的序列。然而,某些IC明确要求定义恰当的序列。对于ADI公司的许多IC,情况都是如此。在使用多个电源的IC中,如转换器(包括模数

2022-12-19 20:32:18

主板/内存/显卡/电源/硬盘的维护方法

的,应注意主板支持的最大参数,内存条的性能/大小超过该参数将造成浪费。内存注意内存条接口看一下你的主板的内存条接口是什么,别使用DDR4内存条的主板结果便宜买了个DDR3的内存条,那可是用不了的。内存条的时序其实不用管什么时序,自己用的话时序多少都差不多,无需特别注重。内存条的品牌其实

keith3000 2021-12-29 07:07:22

RK3588-MIPI屏幕调试笔记:RK3588-MIPI-DSI之LCD初始化时序

RK3588-MIPI屏幕调试笔记:RK3588-MIPI-DSI之LCD初始化时序

2023-06-10 10:32:54

FPGA加载时序介绍

目前,大多数FPGA芯片是基于 SRAM 的结构的, 而 SRAM 单元中的数据掉电就会丢失,因此系统后,必须要由配置电路将正确的配置数据加载到 SRAM 中,此后 FPGA 才能够正常的运行。

2022-10-24 14:52:00

FPGA时序加载过程详解

目前,大多数 FPGA 芯片是基于 SRAM 的结构的, 而 SRAM 单元中的数据掉电就会丢失,因此系统后,必须要由配置电路将正确的配置数据加载到 SRAM 中,此后 FPGA 才能够正常

2022-12-26 18:10:00

运算放大器电源时序导致的风险分析

的行为表现(参见表2),分析可能的问题及原因,并提出一些建议。时序问题多种多样时序问题可能出现于多种不同情况。例如,在一个客户应用中,AD8616配置为缓冲器,在电源建立之前输入为0 V(1

musicalboy 2019-10-10 08:30:00

CS1237无法正常写配置问题,附时序

CS1237无法正常读配置和写配置问题。1读配置时序,如附件所示。2单片机管脚未连接AD芯片,时序。通过对比两个时序,发现数据总线被AD芯片强制拉低了。这种芯片使用时,需要主控芯片有推挽输出模式强制拉高总线,弱拉类型芯片该如何使用这个芯片??

扬奕 2020-11-27 10:18:20

使用PlantUml绘制逻辑时序/波形

使用PlantUml绘制时序,波形的简单说明如下。

2023-05-14 09:28:02

什么是单片机的时序

单片机的时序可能难住了许多人,而它还比较重要,反应了这些小东西的电路是如何工作的,以及帮你理解逻辑框图。不仅仅是嵌入式开发的芯片,单片机也有自己的时序。这篇文章就来讲解一下(大部分例子

muwersddg 2022-01-05 06:54:56

数字设计的时序的画法

编程语言,数字设计,时序,时序,行业芯事,经验分享

2022-03-21 16:37:15

ADI技术文章:可靠的和关断时序

对于每个转换器,各电压的延迟也会不同。这导致不同电压域中的电压爬升不受控制,有可能引起功能问题并损坏系统。

2021-03-24 10:34:46

时序、活动、状态、协作图的区别

时序用于描述对象之间的传递消息的时间顺序, 即用例中的行为顺序.

2023-07-03 10:13:37

加载更多
相关标签