MC14042B四透明锁存器采用单个单片结构的MOS P沟道和N沟道增强模式器件构建。每个锁存器都有一个单独的数据输入，但所有四个锁存器共用一个公共时钟。用于通过锁存器选通数据的时钟极性（高或低）可以使用极性输入反转。存在于数据输入端的信息在由极性输入确定的时钟电平期间被传送到输出Q和Q.当极性输入处于逻辑“0”状态时，数据在低时钟电平期间传输，当极性输入处于逻辑“1”状态时，传输发生在高时钟电平期间。
| 特性 |
| |
| |
| |
| |
| |
| |
- 能够在额定温度范围内驱动两个低功率TTL负载或一个低功率肖特基TTL负载
|
| |
电路图、引脚图和封装图
