DS90CF386 +3.3V LVDS 接收器 24 位平板显示 (FPD) 链接 - 85 MHz

DS90CF386接收器将四个LVDS（低压差分信号）数据流转换回并行的28位LVCMOS数据。同样可用的DS90CF366接收器可将三个LVDS数据流转换回并行的21位LVCMOS数据。两个接收器的输出在下降沿频闪。上升沿或下降沿选通发送器将与下降沿选通接收器互操作，无需任何转换逻辑。

接收器LVDS时钟的工作速率为20 MHz至85 MHz。器件锁相到输入LVDS时钟，对LVDS数据线上的串行比特流进行采样，并将它们转换为并行输出数据。在输入时钟频率为85 MHz时，每个LVDS输入线以595 Mbps的比特率运行，DS90CF386的最大吞吐量为2.38 Gbps，DS90CF366的最大吞吐量为1.785 Gbps。

使用这些串行链路器件非常适合解决与在宽，高速并行LVCMOS接口上传输数据相关的EMI和电缆尺寸问题。两种器件均采用TSSOP封装。 DS90CF386还采用64引脚，0.8 mm，细间距球栅阵列（NFBGA）封装，与56引脚TSSOP封装相比，PCB占位面积减少了44％。