完善资料让更多小伙伴认识你，还能领取20积分哦，立即完善>
此DS90UA102-Q1解串器，与DS90UA101-Q1串行器一同使用，为多通道音频系统中数字音频分配提供了一个解决方案它在一个单条屏蔽双绞线或同轴电缆上借助一个嵌入式时钟用高速已串化接口接收数据。这个串行总线系统配置在链路上支持高速数据正向传输和低速双向控制通道。数字音频，通用IO和一个单差分对上控制信号的联合使用减少了互连尺寸和重量，同时也减少了与偏斜和系统延迟相关的设计问题。
此DS90UA102-Q1解串器提取时钟，并将来自高速低压差分信令的信号电平位移至单端LVCMOS。此器件输出多达8个数字音频数据通道，字/帧同步，位时钟和系统时钟。
四个专用的通用输入引脚和四个通用输出引脚可灵活地实现与远程器件之间的控制和中断信号传输。
串行输入数据流的自适应均衡为线缆的传输质损耗提供补偿，并减少了介质引入的确定性抖动。
| Function |
| Color Depth (bpp) |
| Pixel Clock Min (MHz) |
| Pixel Clock (Max) (MHz) |
| Input Compatibility |
| Output Compatibility |
| Features |
| Signal Conditioning |
| EMI Reduction |
| Diagnostics |
| Total Throughput (Mbps) |
| Rating |
| Operating Temperature Range (C) |
| Package Group |
| Package Size: mm2:W x L (PKG) |
| Pin/Package |
| DS90UA102-Q1 | DS90UA101-Q1 |
|---|---|
| Deserializer | Serializer |
| 8 | 8 |
| 10 | 10 |
| 50 | 50 |
| FPD-Link III LVDS | LVCMOS |
| LVCMOS | FPD-Link III LVDS |
| CRC Dedicated GPIO FPD-Link III Coax I2C Config I2S Audio TDM Audio | CRC Dedicated GPIO FPD-Link III Coax I2C Config I2S Audio TDM Audio |
| Adaptive Equalizer Programmable Equalizer | |
| LVDS SSCG Staggered Outputs | LVDS SSC Compatible |
| BIST | BIST |
| 600 | 600 |
| Automotive | Automotive |
| -40 to 105 | -40 to 105 |
| WQFN | WQFN |
| 48WQFN: 49 mm2: 7 x 7(WQFN) | 32WQFN: 25 mm2: 5 x 5(WQFN) |
| 48WQFN | 32WQFN |
关注我们的微信
下载发烧友APP
机器人发烧友
