0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

TLK10034 四路 XAUI/10GBASE-KR 收发器

数据:

描述

TLK10034 是一款四通道多速率收发器,此收发器用于高速双向点到点数据传输系统中。 这个器件支持三个主模式。 它可被用作一个 XAUI 到 10GBASE-KR 的收发器、一个通用 8b/10b 多速率 4:1,2:1,1:1 串行器/解串行器,或者被用在 1G-KX 模式中。

运行在 10GBASE-KR 模式中时,TLK10034 将出现在其低速 (LS) 端数据输入上的 8B/10B 编码 XAUI 数据流串行化。 经串行化的 8B/10B 编码数据以 64B/66B 编码格式出现在高速 (HS) 端输出上。 相似的,TLK10034 将出现在其高速端数据输入上的 64B/66B 编码数据流串行化。 格式为 8B/10B 的经解串行化 64B/66B 出现在低侧端输出上。 这个模式支持链路以及针对扩展长度应用的前向纠错 (FEC)。

当运行在通用 SERDES 模式时,TLK10034 将出现在其低速 (LS) 端数据输入上的 8B/10B 经编码数据流进行 2:1 和 4:1 串化。 经串化的 8B/10B 编码数据出现在高速 (HS) 输出上。 相似的,TLK10034 将出现在其高速端数据输入上的 8B/10B 编码数据流进行 1:2 和 1:4 解串化。 经解串化的 8B/10B 编码数据出现在低速端输出上。 根据串化/解串化比率,低速端数据传输速率范围介于 0.5Gbps 至 5Gbps 之间,而高速端数据传输速率介于 1Gbps 至 10Gbps 之间。还支持 1:1 重整形模式,但是速率限制在 1Gbps 至 5Gbps。

TLK10034 还支持具有 PCS (CTC) 功能的 1G-KX (1.25Gbps) 模式。 通过软件服务开通或者自动协商可启用这个模式。 如果使用了软件服务开通,那么支持的数据传输速率可高达 3.125Gbps。

低速端和高速端数据输入和输出是具有集成端接电阻器的差分电流模式逻辑 (CML) 类型。

为了支持不同操作,TLK10034 提供了灵活的计时方案。 这些方案包括对使用一个从高速端恢复的外部抖动清除时钟进行计时的支持。 此器件还能够在 10GBASE-KR 和 1G-KX 模式下执行时钟容限补偿 (CTC),从而实现异步计时。

TLK10034 为自检和系统诊断用途提供低速端和高速端回路模式。

TLK10034 具有针对系统测试的内置模式生成器和验证器。 此器件支持不同 PRBS,高,低,混合,CRPAT 长/短,CJPAT,和 KR 伪随机测试模式的生成和方波生成。 低速端和高速端上支持的模式类型取决于所选择的操作模式。

TLK10034 在高速端和低速端都具有一个集成信号损失 (LOS) 检测功能。 在输入差分电压摆幅少于 LOS 有效阀值的条件下,LOS 被置为有效。

在 10GBASE-KR 模式下,通过标准 XAUI 通道对齐可实现针对每个通道的通道对齐。 在通用 SERDES 模式下,通过一个私有通道对齐机制可实现针对每个通道的低速端通道对齐。 为了实现正确链路运行,上行链路合作方器件需要执行通道对齐机制。 正常链路运行只有在实现通道对齐之后才会重新开始。

四个 TLK10034 通道完全独立。 它们可以在不同的基准时钟、不同的数据速率、和不同的串化/解串化比率下运行。

TLK10034 的低速端是与一个能够处理低速率串行数据流的现场可编程栅极阵列 (FPGA) 或者特定用途集成电路 (ASIC) 进行对接的理想选择。 高速端非常适合通过光纤、电缆、或者背板接口与远程系统对接。 TLK10034 支持 SFP 和 SFP+ 光模块,以及 10GBASE-KR 兼容背板系统的运行。

特性

  • 四通道多速率收发器
  • 支持10GBASE-KR,XAUI,和1GBASE-KX以太网标准
  • 支持所有数据速率高达10Gbps通用公共无线接口(CPRI)和开放基站架构协议(OBSAI)
  • 在高速端支持数据速率高达10.3125Gbps的多速率串行解串器(SERDES)运行,在低速端支持的数据速率高达5Gbps
  • 高速端和低速端上的差分电流模式逻辑(CML)I /O接口
  • 到背板,无源和有源铜线缆,或者小尺寸可插拔(SFP)+光模块的接口
  • 可选基准时钟每通道(带有多输出时钟选项)
  • 高速端和低速端上的回路功能
  • 支持数据重新定时操作
  • 支持随机二进制序列(PRBS),随机测试兼容模板(CRPAT),长连续抖动测试图案(CJPAT),高/低/混频模式,和KR伪随机模式生成以及验证,方波生成
  • 双电源:标称值1.0V,和1.5V或者1.8V
  • 无需电源排序
  • 发送去加重功能和接收自适应均衡可允许扩展背板/线缆达到高速端和低速端
  • 高速端和低速端上的可编程发送输出摆动
  • 信号损失(LOS)检测
  • 支持10G-KR链路协商,前向纠错,自动协商
  • 超大数据包支持
  • JTAG; IEEE 1149.1 /1149.6测试接口
  • 业界标准数据管理输入输出(MDIO)条款45和22控制接口
  • 65nm高级CMOS技术
  • 工业用环境运行温度(-40°C至85°C)
  • 功耗:每通道825mW(标称值)
  • 器件封装:19mm x 19mm,324引脚塑料球状引脚栅格阵列封装(PBGA),1mm焊球间距

参数 与其它产品相比 其他接口

 
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
TLK10034 TLK10031 TLK10232 TLK1211 TLK1221
-40 to 85     -40 to 85     -40 to 85     -40 to 85     -40 to 85    
FCBGA     FCBGA     FCBGA     HVQFP     VQFN    
See datasheet (FCBGA)     See datasheet (FCBGA)     See datasheet (FCBGA)     64HVQFP: 144 mm2: 12 x 12(HVQFP)     40VQFN: 36 mm2: 6 x 6(VQFN)    
324FCBGA     144FCBGA     144FCBGA     64HVQFP     40VQFN    

技术文档

数据手册(1)
元器件购买 TLK10034 相关库存