模块间连接及输入输出端口设置

1、点击XPS的Ports选项卡，包括个模块，ExternalPorts是所有PS的对外输出管脚，也就是PS部分与外部相连的管脚；axi_interconnect_1是总线连接器模块；processing_system7_0是嵌入式处理器内核模块；my_gpio_32regs_0是添加的IP核模块。

图5-1

2、将axi_interconnect_1与my_gpio_32regs_0下拉菜单打开，将两个模块的始终都连接为FCLK_CLK0。如图5-2所示。

图5-2

3、将my_gpio_32regs_0中的reg0到reg31设置为External Ports，方法为点击信号对应的Connected Port栏，出现下拉菜单，选择External Ports，再将输出的信号名称改为希望的名称即可。如图5-3所示。my_gpio_32regs_0的全部寄存器更改完成后如5-4所示。

图5-3

图5-4

4、打开processing_system7_0下拉按钮，将S_AXI_HP0_ARESETN、S_AXI_HP1_ARESETN、FCLK_CLK0到FCLK_CLK3按照前面的方式选择为External Ports；将（IO_IF）S_AXI_HP0和（IO_IF）S_AXI_HP1选择为Make Ports External，时钟和HP接口的对外输出管脚名都保持默认即可。如图5-5所示。至此所有需要外接的管脚都已设置完毕。

图5-5

5、打开Addresses选项卡，将my_gpio_32regs_0后面的Lock框打勾，如图5-6所示。这个地址0x67A00000-0x67A0FFFF即为该IP模块的地址空间，在SDK编程中需要用到，要记住。

图5-6

6、点击XPS界面菜单栏Project菜单下的DesignRule Check，完成XPS的设计规则检查，如图5-7所示。如果没有报错，直接关闭XPS界面即可，到此完成XPS中嵌入式硬件资源的配置。