Zybo Board 开发记录： 透过可程序逻辑控制LED闪烁

本文转载自：coldnew's blog

在进入到这种混搭 ARM/FPGA 的开发板的世界之前，很多人都是从纯粹的 FPGA 开发板玩起，因此也让我们看看如何仅透过可程序逻辑(Programmable Logic, PL) 来对 Zybo board 上面的 LED 进行闪烁控制。

本文将采用业界比较常用的 Verilog 进行示范。

开发目标
我们要透过纯粹的可程序逻辑(Programmable Logic, PL) 去控制 LED，也就是说，我们只写硬件描述语言 Verilog 来控制 Zybo board 上面的 LED，让他依照我们设定的频率进行闪烁/亮灭。

根据 ZYBO FPGA Board Reference Manual 上面的信息，我们想要控制的这四个在板子上的 LED 都是位于可程序逻辑区(Programmable Logic, PL)可以碰触到的地方，如果你想要透过 Zynq 去对这些 LED 进行控制，你就会需要透过 AXI GPIO 的帮助，就像这样:

关于如何在 Zynq 下面控制这几个 LED，这部份我们将下一篇文章再来提及。

建立我们的项目

我们首先当然是建立我们的项目了，在进行这一步前，请先确定你有按照 让 Vivado 有 Zybo Board 的配置文件 一文所说，将 Zybo board 的设计导入。

启动了 Vivado 后，点选 Create Project 。

接下来指定好你的项目名称与路径

选择 RTL Project

在开发板选项中，选择 Zybo Board

完成项目建立

撰写程序
在项目建立完后，接下来就是添加并撰写我们的 Verilog 程序，点选 Project Manager -> Add sources 来增加档案

由于我们要增加的是可程序逻辑的设计档，因此选择 Add or create design sources

选择 Create File 去建立 top.v 这个档案，这也同时是我们的主程序

建立好 top.v 后，点选它来进行编辑

top.v
在我们的主程序 top.v 中，我们定义了一组缓存器用来存放当前计数的状态，每计数 125 百万次后，就让 led 缓存器的数值增加，反之则是让计数器的内容增加。

选择计数 125 百万次的原因，在于我们会把 clk 这个输入，连结到 125M Hz 的频率输入，这个频率是由 50M Hz 的石英振荡器经过 Ethernet PHY 后所产生的

也就是说，由于我们的频率输入将会设定为 125 MHz，因此让计数器计数 125 百万次后调整 LED 缓存器的信息，相当于 每 1 秒 修改一次 LED 缓存器的内容

我们的 top.v 程序如下
`timescale 1ns / 1ps

module top(output [3:0] led,
input clk);

reg [3:0] led;
reg [26:0] counter;

always @(posedge clk) begin
if (counter == 27'd1250000000) begin
led <= led + 1;
counter <= 0;
end
else begin
counter <= counter +1;
end
end

endmodule

加入 Constraints
我们撰写好了 Verilog 模块 top.v，接下来就是要让这模块的 I/O 和 Zybo board 的脚位对应到，我们先连结到Zybo Resource Center 去下载 Master XDC 档案。