基于FPGA的空分复用MIMO球形检测器

利用AutoESL高级综合工具可实现在 Xilinx Virtex-5器件中构建复杂的宽带无线系统接收器。

空分复用MIMO处理技术可显著提高无线通信系统的频谱效率，进而大幅增加无线通信系统的容量。正因如此，它已成为新一代WiMAX以及其它基于OFDM无线通信系统的核心组成部分。空分复用MIMO处理技术是一项计算密集型应用，可实现高要求的信号处理算法。

在MIMO系统中，空分复用技术的一个具体实例是球形解码。球形解码是一种解决MIMO检测问题的有效方法，其在比特误码率 (BER) 性能方面能与最佳的最大似然检测算法相媲美。但是，DSP处理器的计算能力有限，不足以满足球形解码实时性方面的要求。

现场可编程门阵列 (FPGA) 是一个极具吸引力的平台，可实现如球形解码器这样的复杂DSP密集型算法。现代FPGA 是一种高性能并行计算平台，可在保持可编程DSP处理器灵活性的同时，为系统提供所需的专用硬件。多项研究表明在多个信号处理应用中，FPGA的性能比传统 DSP 处理器高100倍，性价比可提高30倍。

尽管FPGA的性能具有相当大的优势，但通常无法应用于无线信号处理，主要因为传统的DSP程序员认为它们不容易处理。事实上，造成FPGA无法在无线应用中得到广泛使用的真正阻碍是以硬件为中心的传统设计流程与工具。

目前，要想利用FPGA来进行设计，需要具备丰富的硬件设计经验，包括熟悉VHDL与Verilog等硬件描述语言。最近，新型高级综合工具可以作为FPGA的辅助设计工具。这些设计工具将高级算法描述作为输入，并生成可与标准FPGA实现工具（例如 Xilinx® ISE®design suite 与嵌入式开发套件）一起使用的RTL。该工具可提高设计效率，缩短开发时间，同时实现高质量的设计。

我们可利用该工具设计基于 FPGA 的复杂无线算法应用，即802.16e系统下的空分复用MIMO球形检测器。我们专门选择AutoESL的AutoPilot高级综合工具作为时钟频率为225MHz的Xilinx Virtex®-5的辅助设计工具。

球形解码

球形检测作为解码过程的一部分，是一种用于简化空分复用系统检测复杂程度的有效方法，在 BER 性能方面可与复杂度更高的最佳最大似然 (ML) 检测算法相媲美。

如图1所示，在MIMO 802.16e无线接收器的方框图中，我们假设接收器可以准确估计信道矩阵，该假设条件可通过传统的信道估算方法来实现。该实现的流水线具有 3 个构建模块：信道重新排序、QR分解以及球形检测器 (SD)。我们通过计算检测到的比特对数似然比(LLR) 来产生软输出，从而为软输入、软输出信道解码器（比如涡轮解码器）的
使用做准备。

图 1 球形解码器方框图

信道矩阵重排序

球形检测器处理天线的顺序可对BER的性能产生较大影响。在进行球形检测之前，首先执行信道重排序。检测器利用信道矩阵预处理器实现了类似贝尔实验室分层空时 (BLAST) 结构上采用的连续干扰抵消处理技术，最终达到了接近ML性能。

该方法利用信道重排序处理来实现，通过多次迭代确定复杂信道矩阵最佳列检测次序。该算法根据迭代次数来选择范数最大或最小的行。欧几里德范数最小的行表示天线影响最强，而欧几里德范数最大的行表示天线影响最弱。这种新颖的方案首先处理最弱的数据流，随后依次迭代处理功率从高到低的数据流。

为了满足应用对高数据速率的要求，我们实现了图2所示的基于流水线架构的信道排序模块。该模块可以在时分复用 (TDM) 模式下同时处理5条信道。这种方案延长了同一信道不同矩阵元素之间的处理时间，同时可保持高数据吞吐量。
在图2中，G矩阵计算是要求最高的组成部分。该过程的核心是矩阵求逆，可通过QR分解 (QRD) 来实现。实现QRD的常用方法是使用吉文斯旋转。

图 2 迭代信道矩阵重排序算法

该方法可执行对角线单元和非对角线单元的复杂旋转，这些单元都是我们所使用脉动阵列的基本计算单元。改进的实数矩阵QRD在获取信道矩阵列的最佳排序之后，下一步应对实数矩阵系数进行QR分解。用于该QRD处理的功能单元与计算逆矩阵的QRD引擎类似，但有一些不同之处。本例子的输入数据是实数，因此脉动阵列结构的维数会相应更高（即8×8实数值而不是4×4复数值）。