前言shineblink core 开发板（简称Core）的库函数支持TF卡读写功能，所以只需要调用两三个API，即可实现TF卡的操作。PS：Core 仅用五、六行代码即可实现Wifi/Ble/NB
2022-02-09 08:04:24
, I have this basic doubt that why at all HDL coder is there in Matlab when we have system generator
2018-12-18 10:40:58
你好： 我是一个购买的帐户，所以我的许可证应该允许访问所有内容。但是当我使用System Generator for DSP时，系统说我的SysGen签出许可证失败了。有人知道怎么解决吗？谢谢
2019-01-28 07:16:36
FPGA中的数字控制器是什么？System Generator中的PID控制器是如何设计的？
2021-04-08 06:51:46
大家好，这是我第一次使用System Generator工具，如果有人能够解决一个不让我继续参与我的硬件协同仿真项目的问题，我想。我正在使用Matlab R2013b，Xilinx ISE 14.7
2020-03-23 06:53:11
根据我的理解，System Generator是MatLab到RTL的转换，因此不包括Vivado的优化过程。问题1--是真的。确实，Vivado中的优化将大大改变系统描述，而系统描述不会向后兼容
2019-04-25 12:47:45
HI，我正在使用System Generator 2014.4 30天评估包，Matalb 2014B。简单地说我想使用FIR编译器，当我尝试编辑它的参数时，我得到了两个错误： - 1.“来自MEX
2020-03-24 09:01:59
要做一个将hex文件转化成bin 文件的labview，结果发现不少按一行一行处理的，而是将所有字符串当成一行来处理的，就是假如有5行二十个字符的，要去掉每一行的前八个字符 和最后两个字符，中间剩下
2015-06-30 14:24:07
，终于找到了一个厉害的武器，不用写一行程序，也不需要在数据库中搞这搞那，就可以完成这些查询。 我找到的，是一个国内经典的老牌网站管理系统，就是CMS了，当然，也不是所有的CMS都能作这个工作，我看了
2012-02-09 17:11:44
=entiresite&q=Xilinx+System+Generator+就这一片还有点价值，但是怎么连接，matlab官网上说xilinx DSPsystem generator
2013-10-05 11:59:34
USE和System Generator何时才能胜任64位Windows 7？以上来自于谷歌翻译以下为原文When will ISE and System Generator be qualified for 64 bit Windows 7?
2018-11-26 15:05:56
想请教一下在LabView中怎么读取一个txt，然后把其中一行给删除。是删除txt的内容 而不是删除整个txt。谢谢
2015-05-18 15:34:21
`Labview 怎么用报表生成函数 一行一行自动换行写表格Excel`
2017-11-21 13:37:29
最近在搞system generator仿真，发现getway in这个模块参数设置变化导致MATLAB闪退问题，贴图如下其中getway in 这个模块数据类型换成定点有符号或者无符号数都不得行，换成布尔值又会出现错误，不知为何啊！求教。
2018-01-05 21:43:53
用的RXT操作系统，每一个任务都能创建，可是在执行每一个任务的过程中，每一个任务都只能执行两行或者是一行的代码，之后的代码都不能被执行了，像是程序死在了一个地方的感觉一样，导致所有的任务都不能执行
2019-10-21 21:46:53
在开始学写STM32串口通信的代码实现前，首先先了解一下两块芯片之间通信的分类，按照数据传输方式可以分为并行通信：数据各个位同时传输，速度快，占用引脚资源多串行通信：数据按位传输，速度较慢，占用引脚
2021-11-26 07:24:14
翻译成verilog，在FPGA里面实现，即system generator。altera有没有类似的接口，与matlab可以互连，直接在matlab里设计我所需要的算法，在翻译成verilog？
2015-01-14 14:20:50
各位大佬好，我想要将一个二维数组中的所有上一行值一直传递给下一行，第一行随机产生新值，除了列举法还有什么较为编辑的方法吗?比如说布尔数组灯中第一次，第一行随机一个灯（假设为x）亮了，第二次第二行
2020-08-08 19:16:04
() 函数配置系统时钟，在旧版本的工程中要用户进入main函数自己调用SystemIni() 函数。
那么使用stm32时是不是启动代码都不用改啊？
STM32时钟有几种，怎么分配？
2018-09-24 09:13:35
与上位机的串口通信是一个很常用的程序。碧海蓝天在刚刚接触stm32芯片时写的第一个简单程序就是串口通信，现在把程序代码甩出来与大家分享。完整的程序哦~一般人我不告诉他库版本：ST3.0.0文件
2022-02-22 07:26:13
请写一段HDL 代码实现对输入时钟三分频的功能（要求输出时钟占空比为50%）[code]module even_division(clk,rst,count1,count2,clk_even
2012-03-15 10:05:52
串口通信时用jlink调试，单步运行能得到第一行的正确结果。但全速运行就成了第二行那样了
2019-07-10 05:45:22
的水平只是有个基础，想进FPGA这一行，投了很多简历，大部分都是要工作经验的，面试的机会都不给。感觉进这行好难呀。
2013-03-14 23:40:46
各位好，最近在使用system generator 搭建一个ifft设计模块，使用ise调用，但是在下载到板子后，示波器输出波形去在没有输入的情况下仍然有波形，确定不是噪声，波形还是很规律，求解释呀！
2016-07-13 13:21:30
使用system generator导入xilinx模块时，只要连线两个模块，matlab就崩溃，有知道原因的大佬吗？
2018-01-19 17:54:57
利用stm32的串口进行数据接收中间总会出现完整的一行无发记录是为什么？
2021-12-09 06:23:09
simulink我意识到研讨会列出了Matlab2012a。我安装了Matlab R2016b和Matlab R2017a。哪一个与Xilinx System Generator兼容？我是否需要删除所有工具
2018-12-27 10:55:34
大家好，我正在使用具有Virtex-4 FX100的定制板。在内部，有一个基于VHDL的框架，它将定制板上的不同部分与“DSP内核”连接，后者是在System Generator下开发的。在这
2019-01-15 10:39:11
有做System Generator处理图像的吗？遇到一些问题，一起商量下
2020-09-28 19:04:58
、基于模型设计的HDL代码自动生成技术应用需求近年来，现场可编程门阵列（FPGA）被广泛应用于航空航天、汽车、通信、工业自动化、电机控制、医学成像等嵌入式应用领域。传统的FPGA上的数字设计实现依赖于
2021-06-08 09:29:26
嗨，大家好，我们都知道系统genreator可以生成硬件语言（verliog和VHDL）。但我的问题是：与专业的HDL程序员相比，如何更好地了解系统生成器生成的这些代码，哪一个更有效？问候瑞安以上
2019-02-20 10:25:40
嗨，我正在尝试学习如何使用System Generator来创建自己的IP核。首先，我在DocNav中找到了一个ug948-vivado-sysgen-tutorial文档。我在哪里可以找到本文档中描述的示例？我在安装目录中的“examples”文件夹中找不到完全相同的示例。提前致谢马丁
2020-05-22 07:22:09
右键某一行，根据坐标选中这一行
2016-05-04 23:08:35
大家好！我现在实现了点击按钮在表格添加一行数据，如何通过点击另外一个按钮，删除表格中一行
2012-09-30 11:40:18
显示出数据）疑问：如果采用串口中断方式，中断服务函数该怎么写？我不明白的是：接收到数据后，RI=1，此时单片机进入中断函数，当发送完数据之后，单片机是不是也进入中断函数？新手求解另外，下图中program size 这一行的提示是什么意思？
2015-07-05 17:01:13
各位大佬，我在安装System Generator时，跟着教程走，发现在vivado中没有出现System Generator for DSP这个选项，请问是我哪里安装得不对吗？
2023-09-26 21:54:58
当我完成SDx 2017.2的安装时，没有安装System Generator的选项。我正在运行从Xilinx下载的安装程序：https：//www.xilinx.com/member/forms
2019-01-07 10:59:00
你好，我叫Joaquín。有人知道，我可以在Matlab / Simulink中使用System Generator创建一个双向（inout）端口。我正在尝试为Xilinx的外部存储器创建一个接口
2019-05-09 14:36:24
最近在使用system generator设计一个rs编码译码的模型，总的思想是在rs编码产生信号后，插入一个误码，然后作为信号源进行解码，看是否能够正常的进行解码，求解是怎么才能把rs编码后的信号存储起来作为信号源
2016-07-20 20:13:59
System Generator for DSP的特点是什么？如何使用System Generator for DSP实现系统级建模？怎么在Matlab中实现数字通信FPGA硬件设计？
2021-04-29 06:20:46
目前我做到。把数据一行一行输入，用添加表格到excel的控件，但是每一次写入，上一次的数据就没了。怎么样实时向excel填入数据，一行一行的填满。？
2017-12-21 11:52:28
*1000)%1000);理想状态应该一行一行比较紧凑才对我不知道为啥换了串口助手后会多一个空行,求解释和解决问题
2022-06-17 09:25:26
各位好：最近遇到一个比较烦的问题。我现在在txt里面存了比较多的数据，大概200M。每一行数据不多但是行数比较多，现在我想读取最后一行数据，而且还不能把文件全部读取出来，那样非常占用内存。大伙有没有比较好的办法解决？每一行的数据长度都不一样
2019-08-05 11:17:11
/STM32F469xx and STM32F479xx devices. This parameter must be a number between Min_Data = 2 and Max_Data = 7*/#endif//正文第一行最后有个"\"是什么意思？去掉之后编译就会出错。
2020-03-30 04:35:49
我想从数组中取出非零元素的下标/位置，可是我写的程序只能取出每一行第一个非零元素的下标，每一行第二个及以后的元素坐标就直接跳过了，紧接着就显示下一行第一个非零元素的位置了。我写的图已经上传
2019-08-29 19:32:39
`程序员改了一行代码后...`
2016-04-29 10:36:39
第一行代码 Android 第2版 郭霖 人邮 2016.12 高清版-2016.12-P580
2018-02-01 11:27:30
第一行代码Android第2版-郭霖
2020-04-03 12:08:33
如图，在图一中把“压力1”“压力2”都设为默认值，关掉vi再次打开的时候第一行 第二行都变成了“压力2”如图2怎么回事？想要的效果是第一行 第二行 都有自己的默认值，每次打开vi的时候都不需要重新输入
2017-09-11 15:35:13
必须为整数，也就是说1秒钟只能显示1000行数据，我想在一秒钟在一个一维数组中显示采集数据的每一行，请问该如何实现
2018-08-13 11:27:39
请问怎么依次发送这个二维数组的第一行第二行，之后跳转回来再发送第一行 第二行
2017-12-25 19:59:38
使用multiedit后用了MULTIEDIT_SetWrapWord(hItem）这个只是整字换行请问怎样能实现在一行显示指定数量的字符后换到下一行？怎样换行
2019-08-06 21:47:48
请问断点所在的那一行代码是否已经执行？
2019-11-11 04:35:48
兄弟们，请问火车站那种显示当前将要到站列车的LED屏，一行一行往上滚，怎么实现 ？？
2020-05-27 05:55:11
请问，我想把字体按规定显示成我想要的颜色，但是只能是一行显示，倒下一行来了上一行的颜色又变回很色了，怎么保持颜色？我是新手，请大佬们给指点一下，谢谢！
2019-01-21 14:33:15
采用Gardner算法，对QPSK调制解调系统中的位同步系统进行设计与实现，大大提高了系统性能和资源利用率。重点阐述采用FPGA开发环境System Generator系统设计工具进行位同
2010-07-21 16:12:40
26 深入了解赛灵思System Generator中的时间参数
基于模型的设计(MBD)因其在缩小实时系统抽象的数学建模和物理实现之间差距方面的光明前景而备受关注。通过使用相同的
2009-12-29 11:40:30
1300 
HDL设计和验证与System Generator相结合
Xilinx®SystemGeneratoRForDSP是用来协助系统设计的MATLABSimulink模块集。SystemGeneratorforDSP在熟悉的MATLAB环境中引入XilinxFPGA对象，让您能够
2010-01-06 14:39:301181 
51单片机与串口通信的代码设计
2011-11-09 17:47:28172 Xilinx公司推出的DSP设计开发工具System Generator是在Matlab环境中进行建模，是DSP高层系统设计与Xilinx FPGA之间实现的桥梁。在分析了FPGA传统级设计方法的基础上，提出了基于System Generator的
2013-01-10 16:51:2458 Xilinx FPGA工程例子源码：System Generator的设计实例
2016-06-07 14:41:5722 环境 Matlab 2014 a Vivado 2014.4 System generator 2014.4 实现步骤 1、模型搭建与仿真 在simulink环境下工程搭建如下 图3 四路加
2017-02-08 01:10:08473 
最新版System Generator支持快速开发和实现基于All Programmable FPGA、SoC和MPSoC的无线电设计 赛灵思日前宣布推出高级设计工具System Generator
2017-02-09 01:23:41279 前一阵一直在忙，所以没有来得及写博文。弄完杂七杂八的事情，又继续FPGA的研究。使用Verilog HDL语言和原理图输入来完成FPGA设计的方法都试验过了，更高级的还有基于System Generator和基于EDK/Microblaze的方法。
2017-02-11 03:10:118192 
System Generator是Xilinx公司进行数字信号处理开发的一种设计工具，它通过将Xilinx开发的一些模块嵌入到Simulink的库中，可以在Simulink中进行定点仿真，可是设置
2017-02-11 11:53:113778 
system generator是xilinx公司的系统级建模工具，它是扩展mathworks公司的MATLAB下面的simulink平台，添加了XILINX FPGA专用的一些模块。加速简化了FPGA的DSP系统级硬件设计。
2017-02-11 19:21:337386 
基于FPGA Verilog-HDL语言的串口设计
2017-02-16 00:08:5935 第一行代码——Android
2017-03-19 11:24:330 现在的FPGA算法的实现有下面几种方法： 1. Verilog/VHDL 语言的开发 ; 2. system Generator; 3. ImpulsC 编译器实现从 C代码到 HDL 语言； 4.
2017-11-17 14:29:067298 在FPGA平台上应用System Generator工具实现了高精度频率估计Rife算法。不同于传统的基于HDL代码和IP核的设计方法，采用System Generator工具可以使复杂算法
2017-11-18 09:01:512208 
Xilinx System Generator 是专门为数字信号算法处理而推出的模型化设计平台，可以快速、简单地将DSP系统的抽象算法转换成可综合的、可靠的硬件系统，弥补了大部分对C语言以及Matlab工具很熟悉的DSP工程师对于硬件描述语言VHDL和Verilog HDL认识不足的缺陷。
2018-07-19 09:32:003716 
了解如何将Vivado HLS设计作为IP模块整合到System Generator for DSP中。
了解如何将Vivado HLS设计保存为IP模块，并了解如何将此IP轻松整合到System Generator for DSP的设计中。
2018-11-20 05:55:002940 了解如何在System Generator中使用多个时钟域，从而可以实现复杂的DSP系统。
2018-11-27 06:42:003450 了解如何使用Vivado System Generator for DSP进行点对点以太网硬件协同仿真。
System Generator提供硬件协同仿真，可以将FPGA中运行的设计直接整合到Simulink仿真中。
2018-11-23 06:02:004262 本文档的主要内容详细介绍的是STC单片机实现串口通信的源代码免费下载。
2020-06-17 17:32:1538 看了很多串口通信，应该是配置问题很多代码烧进去都不对，或者没有反应。代码控制输入，串口输出区输出自己想要的数据，下面直接上代码：（代码亲测有效）/*************************************************************************************** 串口通信实验 *...
2021-11-11 21:06:0026 本篇博文是面向希望学习 Xilinx System Generator for DSP 入门知识的新手的系列博文第一讲。其中提供了有关执行下列操作的分步操作方法指南。
2022-02-16 16:21:361578 
要实现串口通信，需要知道串口通信需要的信息
2023-04-23 17:34:113134 
电子发烧友App
工商网监
评论