处理器的高速、低功耗发展到啥地步了？

　　产业界的大数据处理、平板电脑等移动应用愈发重要，对于微处理器的高性能化和低功耗化的要求也节节攀升。而另一方面，单纯依靠微细化提高性能、降低功耗已经变得困难，从电路到软件，再到封装，处理器行业正在通过汇集多方技术，着手解决这个问题。

　　处理器高性能化的方向之一是提高时钟频率。原因是在需要优化计算等复杂处理的用途中，因为并行度较低，多核并行处理有时效果不佳。而提高时钟频率存在的问题，则是耗电和对PVT变化的抗扰性变差。

　　作为解决这一问题的技术，美国IBM公司发布了基于共振电路技术的大规模全局时钟网络技术（演讲序号C23-5）。在共振时钟电路中，配置与时钟网络的寄生电容并联的电感器，构成共振电路。此时，配合共振电路的振动，通过利用时钟脉冲提高时钟的电位，可以减少时钟供给系统的功率。

　　提高能源效率需要高Q值的LC电路，这在过去需要使用大面积的电感器。而此次发表的成果通过采用双层电感器，以较小的面积，实现了高Q值。而且通过采用可编程延迟电路，提高了抗扰性。

　　该公司的“IBM z13”微处理器采用17层金属布线的22nm工艺high-k CMOS SOI技术。集成了8个处理器内核和40亿个晶体管。在5G～5.5GHz的频域，最终阶段时钟网格的功率，比不使用共振时降低了50%。

　　英特尔发布移动用14nm工艺处理器

　　美国英特尔公司发布了移动设备用处理器“第5代酷睿M处理器（代码：Broadwell）”的低功耗化技术。从处理技术到软件，通过综合改进，图形性能最大提高60%，芯片的总功耗（TDP）降低到了过去的40%。

　　14nm三栅工艺技术实现了面向移动用途的优化。除寄生电容减少25%外，还使工作电压降低10%，晶体管性能提高了10～15%。漏电流减少50%，面积减少了49%。

　　配备能够实现更好的Droop控制的完全集成型稳压器和线性稳压器（LVR）。配合其他降低功耗的方法，与过去相比，大幅降低了工作功耗和待机功耗。

　　借助Broadwell首次采用的三维电感器技术，封装的厚度缩小30%，提高了低负载时的效率。通过重新分割SoC的输入输出、重新设计DDR系统，输入输出功率降低了30%。在多种闲置模式下，通过关闭SoC芯片的各部分，使待机功耗降低了60%。借助使用新软件的协同优化方法，实现占空比控制和动态显示器支持，改善了图形及显示器子系统的能源效率。