0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

M31谈高速PCIe与SSD的发展与挑战

M31 Technology 2022-12-09 11:01 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

PCIe与物理层IP结构图

PCIe 是PeripheralComponent Interconnect Express (PCI Express)的简称,为计算机总线中一个相当重要的规格,大量应用在计算机组件内数据交换通讯上,比如网络卡、显示适配器,以及当下的NVMe固态硬盘等,大多透过PCIe与主板相连。PCIe自2003年开始推出后,至今已经发展到第五代甚至是第六代的规格。

在PCIe体系结构中,包含事务层(Transaction Layer)、数据链路层(Data Link Layer)和物理层(Physical Layer)。其中,事务层是PCIe与应用软件沟通的接口,而物理层则是负责处理讯号在实体信道的传输。M31物理层IP框架图中(图一),主要包含PCS(Physical Coding Sublayer,物理编码子层)和PMA(Physical Medium Attachment,实体媒体衔接层)两个部分。

PCS利用PIPE(PHYInterface for PCI Express)接口与PCIe控制器做沟通,实现数据传输以及各种PCIe源模式间的切换。PMA则是包含了对外传输所需要的模拟电路,包含频率产生器发射机,以及接收机等等。其中M31在PIPE接口上维持标准化设计,提高与各大PCIe厂家的控制器兼容度;另一方面,我们也预留了一些特化的边带控制讯号,来满足客户对于多样化的应用需求。此外,在PMA部分,随着操作速度越来越高,对于通道衰减的容忍要求越来越大,从G4的28dB,到G5的35dB衰减,需要更加复杂的均衡器来做补偿,在下面的段落中,将会说明各种均衡器的优点以及挑战。

poYBAGOQI5-AGWvPAACwdpJfWXY816.png

高速均衡器设计

由PCI传输接口上各种均衡器的系统架构图中(图二),包含发射机的FFE (FeedForward Equalization前向反馈均衡均衡器)、接收机的LEQ(Linear Equalizer线性均衡器),以及DFE (Decision Feedback Equalizer决策回馈均衡器)等,各均衡器都有其应用的优点与限制,必须根据不同特性来分配比重。

首先,我们由图中FFE部分依序向右探讨,FFE虽然会降低讯号振幅,但由于FFE并不会额外放大噪声和串扰 (FEXT, NEXT),特别适合多信道的传输接口。M31提供全面支持协会规范的3-TAP FFE调整范围,同时以1/24大小的精细度来做细部的控制。而在接收端,线性均衡器可以提供所需要的电压增益,将讯号放大至合适的范围。需要注意的是,线性均衡器本身容易放大串扰和反射,在不同操作速度下,会有其适合的带宽选择,如果用高速的线性均衡器来接收数据,也有可能因为串扰与反射的关系,整体噪声比反而是下降的。

值得提及的是,DFE可以恰好弥补LEQ的缺点,在不放大噪声的状况下,很好的补足奈奎斯特频率的讯号衰减,也因此从PCIeG3开始,协会便将DFE列为接受器的标准配备。此外,由于PCIe的线长是不固定的,如何自动调适各个均衡器的强弱,也是需要注意的重要课题,关于此项目,M31在协会的基础规范上,针对三种均衡器制作优化,使其达到低功耗与低面积的设计,同时,将所有的均衡器调适算法整合在物理层中,有效降低客户整合IP的困难度。

poYBAGOQI8CAGXWxAADt6IaTBLI246.png

PCIe 在SSD的发展

高速PCIe G4/G5之所以在近两年高速发展,其一归因于显示适配器/AI加速卡的需求,另外重要的一环就是SSD硬盘的需求。在SSD上,PCIe除了数据传输的质量以外,许多PCIe的特殊操作模式也越来越普及。举例来说,图三中所示的PCIe L1.2省电模式,当CLKREQ#拉起来的时候,RC (根复合体root complex)会停止输出参考频率,双方都会进到省电模式;当有数据要传输的时候,才会马上回复过来。由于操作速度越来越快,耗电越来越高,省电功能在这样的行动装置上就更显得重要。现今普遍在市场上看到PCIe G4计算机平台,已经大多有搭载此类功能,也因此如何在L1.2达到低漏电以及快速回复的功能,变成了SSD操作效率中重要的一环。M31提供数字电路断电的选项,让整体漏电降到最低,同时利用参数回填功能,省去重新校正的时间,此电路设计已通过多家平台的测试,可确保IP的兼容性。

另一个新兴应用为PCIe的分岔(Bifurcation) 模式,过去此应用较常出现在RC端,也就是主板原生可能是一个X16插槽,藉由分岔模式分隔成两个X8插槽,个别连接到不同的装置端。图四中所示,在SSD的应用上,为了存取数据的稳定性,可将一个SSD的X4 PCIe分成两路X2,个别接到不同的RC端,这时如果第一台RC出现问题,仍然可以透过第二台RC存取硬盘数据;倘若,我们不需要Bifurcation模式,也可以将完整X4接到同一个RC,提供最高的传输速度。M31在IP设计上,便提供了这样的弹性,可以支持RC或是EP的Bifurcation应用,最多可以整合成一个X16的IP,提供更高速的带宽。

pYYBAGOQJBKAB3ltAAFzew-rkMo488.pngpoYBAGOQJBuAP0HjAADQRfu57Qs843.png

M31专业PCIe技术服务

M31专业技术团队,于PCIe领域已耕耘十年时间,技术节点从7nm 到55nm,针对不同需求皆有完整的布局,客户包括SSD储存芯片公司、家庭影音网络芯片公司乃至显示适配器芯片设计公司等。M31技术团队不只专注于IP开发,也同时具备完整的技术支持服务,并且已建构完整的量测设备,从讯号质量分析、电氣特性量测到系统兼容性测试,皆与客户保持密切合作,更能从产品应用上提供芯片设计优化方案,进而提升客户产品竞争力。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • IP
    IP
    +关注

    关注

    5

    文章

    1894

    浏览量

    157052
  • SSD
    SSD
    +关注

    关注

    21

    文章

    3167

    浏览量

    122743
  • PCIe
    +关注

    关注

    16

    文章

    1506

    浏览量

    89197
  • 硅智财
    +关注

    关注

    0

    文章

    7

    浏览量

    6563
  • IC芯片设计
    +关注

    关注

    0

    文章

    8

    浏览量

    1327
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    企业级PCIe 5.0 SSD主控的闪存接口(ONFI)选型指南

    针对企业级 PCIe 5.0 SSD 主控开发,本文聚焦 ONFI 闪存接口 IP 选型痛点,对比了海外全协议大厂与本土定制化方案的优劣势。提出从先进制程量产验证、颗粒兼容性、PPA 指标三个维度
    的头像 发表于 05-09 09:57 442次阅读

    MicroComputer深度评测忆联AM6D1 DRAMLess PCIe 5.0 SSD

    当AI大模型的本地部署从“锦上添花”变为“刚需标配”,存储性能的瓶颈愈发凸显。百亿参数的大模型动辄上百GB,传统PCIe 4.0 SSD在加载时让人“望眼欲穿”,而高端PCIe 5.0产品又往往与高功耗、高成本绑定。
    的头像 发表于 04-23 09:09 1769次阅读
    MicroComputer深度评测忆联AM6D1 DRAMLess <b class='flag-5'>PCIe</b> 5.0 <b class='flag-5'>SSD</b>

    解析DS26LS31C/DS26LS31M高速差分线驱动器的卓越之选

    解析DS26LS31C/DS26LS31M高速差分线驱动器的卓越之选 在数字数据传输领域,差分线驱动器扮演着至关重要的角色。今天,我们就来深入了解德州仪器(TI)推出的DS26LS31
    的头像 发表于 01-15 17:10 987次阅读

    Amphenol ICC的PCIe® M.2 Gen 5卡边缘连接器:高性能连接新选择

    Amphenol ICC的PCIe® M.2 Gen 5卡边缘连接器:高性能连接新选择 在当今高速发展的电子科技领域,数据传输速度和连接稳定性是衡量设备性能的关键指标。Amphenol
    的头像 发表于 12-15 10:05 731次阅读

    PCIe 5.0 8TB SSD挺进消费级市场

    电子发烧友网综合报道,随着AI应用的广泛落地,用户对存储速率和容量的需求与日俱增。近期高端消费级SSD市场不断出现PCIe 5.0 8TB SSD产品。   三星于2025年推出PCIe
    的头像 发表于 11-22 08:05 5443次阅读

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0软核控制器IP,纯逻辑实现,AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    NVMe AXI4 Host Controller IP1介绍NVMe AXI4 Host Controller IP可以连接高速存储PCIe SSD,无需CPU,自动加速处理所有的NVMe协议命令
    发表于 11-14 22:40

    通过PCIe插槽硬盘盒优化企业级U.2/U.3 SSD存储方案

    PCIe硬盘抽取盒会成为NVMe存储的未来?PCIe硬盘抽取盒可将任何闲置的PCIe插槽位转换为支持插拔的NVMeSSD扩展坞(兼容U.2/U.3SSD),既能保证极
    的头像 发表于 08-21 17:54 2192次阅读
    通过<b class='flag-5'>PCIe</b>插槽硬盘盒优化企业级U.2/U.3 <b class='flag-5'>SSD</b>存储方案

    PCIe 5.0时代,ICY DOCK 这样设计 M.2 多盘位存储方案

    PCIe扩展插槽位中实现大容量、高速数据访问的企业级和工业级应用而设计。CP158支持安装4个2230—22110规格的M.2NVMe硬盘,仅需单个PCIe5.0x16
    的头像 发表于 08-08 15:33 1221次阅读
    <b class='flag-5'>PCIe</b> 5.0时代,ICY DOCK 这样设计 <b class='flag-5'>M</b>.2 多盘位存储方案

    PCIe协议分析仪能测试哪些设备?

    场景:分析连接到PCIe总线的NVMe存储设备的性能,评估高速数据读写时的表现。 应用价值:优化存储子系统,确保其满足大规模数据集训练任务的需求。 企业级存储阵列 测试场景:测试多盘位NVMe SSD
    发表于 07-25 14:09

    高速互联时代,如何精准测试PCIe M.2接口?

    关键功能,而其底层的高速物理传输能力,正面临前所未有的挑战M.2接口:高性能轻量化的代表M.2是基于PCIExpress总线的物理接口标准,兼顾高带宽、低延迟、小尺
    的头像 发表于 07-10 14:20 1280次阅读
    <b class='flag-5'>高速</b>互联时代,如何精准测试<b class='flag-5'>PCIe</b> <b class='flag-5'>M</b>.2接口?

    如何精准测试PCIe M.2接口

    在AI加速、轻薄笔电、智能边缘、无线通信等新兴应用推动下,PCIe M.2接口正迅速成为高速互联的核心载体。从NVMe SSD、Wi-Fi 7无线模组到AI推理加速卡,小巧的
    的头像 发表于 07-07 16:42 1580次阅读

    PCIe 4.0/5.0仍是主流!三家SSD企业抢滩高性能存储市场,新品相继亮相

    研工作。   与此同时,产业链上企业也在快速布局相关产品。不过目前来看,PCIe 7.0 SSD不会那么快推出。慧荣科技在接受媒体采访时表示,PCIe 6.0的相关解决方案不会那么快落地,PC
    的头像 发表于 07-05 01:02 8424次阅读
    <b class='flag-5'>PCIe</b> 4.0/5.0仍是主流!三家<b class='flag-5'>SSD</b>企业抢滩高性能存储市场,新品相继亮相

    慧荣科技剖析PCIe 5.0 SSD主控芯片的核心技术

    随着AI应用的爆发式增长,存储行业正迎来一场深刻的技术变革。PCIe 5.0 SSD作为新一代高性能存储的代表,其发展和普及备受瞩目。
    的头像 发表于 06-30 15:40 1714次阅读

    闪迪天花板级PCIe5.0 SSD上市,性能与能效均位于行业前沿

    NVMe SSD 市场的发展。随着PCIe 5.0技术加速普及,闪迪预计PCIe Gen 5.0 SSD将于2027年在高性能与
    的头像 发表于 05-29 12:09 1010次阅读
    闪迪天花板级<b class='flag-5'>PCIe</b>5.0 <b class='flag-5'>SSD</b>上市,性能与能效均位于行业前沿