如何通过接口IP来保障芯片数据安全？
这些创新领域都需要处理大量的数据及计算。据IDC统计，2025年全球数据量将达到175ZB，对算力的....
ASML警告美国升级出口管制将加速中国开发***技术
第一，美国持续游说荷兰和日本加入封锁中国半导体技术的行列，显见半导体已成为中美两大经济体竞争的主战场....
一些高质量的AMBA(APB/AHB/AXI) VIP分享
关于VIP的好处，估计就不用我安利了，引用最近S家的一句广告语，“拥有VIP,无惧芯片设计挑战”。而....
芯片开发中形式化验证的是一个误区
今天的形式验证工具具有更大的容量，并且许多工具能够在服务器或云上以分布式模式运行。形式验证的技术和方....
讲解SystemVerilog中对于process的多种控制方式
所以，我们要记住，如果需要访问block中的变量或者parameter，则需要给block进行命名，....
爱芯元智空中宣讲 致力于打造世界领先的AI芯片
最近气温持续升高，我们依旧热情不减，相约来聊聊爱芯元智的那些事儿，一起谈谈“芯”吧。 爱芯元智半导体....
SystemVerilog中枚举类型的使用建议
SystemVerilog中枚举类型虽然属于一种“强类型”，但是枚举类型还是提供了一些“不正经”的用....
基于Mentor Graphics Catapult工具的HLS硬件设计
如图表所示，数字芯片的硬件描述层级可以被粗略分为四个，从底向上依次是物理级(晶体管级)、门级、RTL....
AWS为什么过去和现在要做芯片和硬件自研这些事情
对于互联网巨头来说，设计并制造自己的硬件，以此来提高效率并建立竞争优势已经是显而易见的事情。亚马逊A....
5nm 112Gbps最新一代SerDes IP时钟设计详解
112Gbps SerDes设计将根据应用情况在各种配置中被采用。下图展示了长距离(LR)、中距离(....
卫星导航系统的发展已经到达了一个新的高度
我国具有自主知识产权的GNSS系统-北斗系统，在功能融合、特色服务方面，进行了一系列开创性探索，拓宽....
芯片验证过程中遇到的仿真器挂死的情形
当仿真时间不能往前推进，但是delta cycle无限增加的情形下。可以在仿真开始时，使用如下tcl....
vcs学习笔记(常用选项/仿真流程/代码覆盖率/综合后仿真/图一乐技巧)
VCS是编译型verilog仿真器，VCS先将verilog/systemverilog文件转化为C....
盘点UVM针对不同机制提供给用户的调试功能
+UVM_OBJECTION_TRACE：打开Objection相关活动的追踪功能，可以清晰地呈现出....
详解RTL设计中多时钟域的处理方法
数字IC系统逻辑设计这部分主要介绍两个方面，一个是RTL的设计基础;另一方面是verilog基本语法....
工商网监