很多人询问关于约束、时序分析的问题，比如：如何设置setup，hold时间?如何使用全局时钟和第二全....
![的头像]()
FPGA之家 发表于 05-29 10:06
•1805次阅读
组合逻辑：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值。
![的头像]()
FPGA之家 发表于 05-29 09:16
•1606次阅读
在窄带应用中，零中频软件无线电芯片已经非常流行，其代表是ADI公司的AD9361。
![的头像]()
FPGA之家 发表于 05-26 10:17
•3968次阅读
我们知道FPGA由LUT、IO接口、时钟管理单元、存储器、DSP等构成，我觉得最能代表FPGA特点的....
![的头像]()
FPGA之家 发表于 05-25 09:29
•4694次阅读
调用quartus的ip核测量频率和幅值，可以把程序分成四大部分。第一部分是AD采样模块，本次实验用....
![的头像]()
FPGA之家 发表于 05-23 14:10
•2387次阅读
最后说明，我不是研究信号处理的专业人士，所以文中必有疏漏或者错误，如发现还请不吝赐教。
![的头像]()
FPGA之家 发表于 05-22 09:11
•1263次阅读
那么如何将包含XIlinx IP的用户模块封装成网表文件，下面将给出详细步骤
![的头像]()
FPGA之家 发表于 05-18 11:12
•3745次阅读
由原理图可知仅当FPGA的对应管脚输入低电平时LED才会亮，流水灯的效果可以轮流让四个对应管脚输....
![的头像]()
FPGA之家 发表于 05-14 14:11
•2373次阅读
以前总是没有记录的习惯，导致遇到问题时总得重新回忆与摸索，大大降低了学习效率，从今天开始决定改掉....
![的头像]()
FPGA之家 发表于 05-14 14:09
•1796次阅读
随着大数据的兴起以及信息技术的快速发展，数据传输对总线带宽的要求越来越高，并行传输技术的发展受到了时....
![的头像]()
FPGA之家 发表于 05-10 14:07
•3042次阅读
在FPGA开发过程中，如果我们把bit文件下载到FPGA中，那么当FPGA掉电以后，bit文件就丢失....
![的头像]()
FPGA之家 发表于 05-09 10:08
•8077次阅读
ChipScope是Xilinx提供的一个校验FPGA设计的工具。它的本质是一个虚拟的逻辑分析仪，能....
![的头像]()
FPGA之家 发表于 05-08 16:55
•9501次阅读
我一直没搞明白BUFIO是干嘛用的。
![的头像]()
FPGA之家 发表于 05-08 15:20
•4015次阅读
UltraRAM 原语（也称为 URAM）可在 Xilinx UltraScale + 架构中使用，....
![的头像]()
FPGA之家 发表于 05-08 15:15
•3438次阅读
首先说明一下Modelsim与Questa Sim都可以与Vivado联调，也比较相似，但是Ques....
![的头像]()
FPGA之家 发表于 05-08 11:19
•8716次阅读
时钟周期约束：用户需要将设计中的所有时钟进行约束后，综合器才能进行合理的静态时序分析。一个设计中的时....
![的头像]()
FPGA之家 发表于 05-06 09:31
•3471次阅读
这里的面积指一个设计消耗 FPGA/CPLD 的逻辑资源的数量，对于 FPGA 可以用消耗的 FF(....
![的头像]()
FPGA之家 发表于 05-04 17:52
•1169次阅读
在视频处理中，为了能够实时调节图像的对比对，通常需要对直方图进行拉伸处理。
![的头像]()
FPGA之家 发表于 05-04 09:38
•2250次阅读
使用Verilog编写好了功能模块以及对应的testbench之后，一般需要对其功能进行仿真测试。由....
![的头像]()
FPGA之家 发表于 04-28 14:06
•5228次阅读
在进行FPGA的设计时，经常会需要在综合、实现的阶段添加约束，以便能够控制综合、实现过程，使设计满足....
![的头像]()
FPGA之家 发表于 04-27 10:08
•2824次阅读
按键作为一种机械开关，在进行按键操作时，机械接触点的弹性及电压突变等原因，在机械开关合闭的时候会出现....
![的头像]()
FPGA之家 发表于 04-27 09:55
•2580次阅读
数字电路中，电路通过复位来启动，复位犹如数字电路的“起搏器”，主要有下面三种方式
![的头像]()
FPGA之家 发表于 04-19 14:36
•4278次阅读
直接看数学公式描述如何迭代不直观，先来看动图就很容易理解牛顿迭代法为什么叫迭代法以及怎样迭代的
![的头像]()
FPGA之家 发表于 04-17 09:04
•5093次阅读
在统计学中，相关是描述两个随机变量序列或二元数据之间的统计关系，无论是否具有因果关系。
![的头像]()
FPGA之家 发表于 04-15 09:14
•10403次阅读
英特尔 Stratix 10 TX FPGA 提供多达 144 个收发器通道和 1 到 58 Gb....
![的头像]()
FPGA之家 发表于 04-13 09:53
•1473次阅读
FPGA中关于SPI的使用
![的头像]()
FPGA之家 发表于 04-12 10:13
•1688次阅读
本实验基于xilinx ARTIX-7芯片验证实现，有时间有兴趣的朋友可在其他FPGA芯片上实现验证....
![的头像]()
FPGA之家 发表于 04-11 10:51
•1732次阅读
一个简单的8位处理器完整设计过程及verilog代码,适合入门学习参考，并含有作者个人写的指令执行过....
![的头像]()
FPGA之家 发表于 04-10 11:43
•6006次阅读
基本逻辑单元LAB包含10xALM,ALM全程为Adaptive Logic Module，具有8输....
![的头像]()
FPGA之家 发表于 04-10 10:24
•3605次阅读
HLS，Http Live Streaming 是由Apple公司定义的用于实时流传输的协议，HLS....
![的头像]()
FPGA之家 发表于 04-06 09:29
•1564次阅读
