本实验基于xilinx ARTIX-7芯片验证实现,有时间有兴趣的朋友可在其他FPGA芯片上实现验证。
当大家看到《xilinx verilog语法技巧(三)–RAM的初始化》文章的时候很多人认为initial语句,$readmemb语句均是不可综合语句(只能用来写测试文件),但是xilinx的综合器已经悄然改变了这一点。
rams_init_file源码:
// Initializing Block RAM from external data file // Binary data // File: rams_init_file.v module rams_init_file (clk, we, addr, din, dout); input clk; input we; input [5:0] addr; input [31:0] din; output [31:0] dout; reg [31:0] ram [0:63]; reg [31:0] dout; initial begin $readmemb("rams_init_file.data",ram); end always @(posedge clk) begin if (we) ram[addr] <= din; dout <= ram[addr]; end endmodule
rams_init_file.data源文件:
00001110110000011001111011000110 00101011001011010101001000100011 01110100010100011000011100001111 01000001010000100101001110010100 00001001101001111111101000101011 00101101001011111110101010100111 11101111000100111000111101101101 10001111010010011001000011101111 00000001100011100011110010011111 11011111001110101011111001001010 11100111010100111110110011001010 11000100001001101100111100101001 10001011100101011111111111100001 11110101110110010000010110111010 01001011000000111001010110101110 11100001111111001010111010011110 01101111011010010100001101110001 01010100011011111000011000100100 11110000111101101111001100001011 10101101001111010100100100011100 01011100001010111111101110101110 01011101000100100111010010110101 11110111000100000101011101101101 11100111110001111010101100001101 01110100000011101111111000011111 00010011110101111000111001011101 01101110001111100011010101101111 10111100000000010011101011011011 11000001001101001101111100010000 00011111110010110110011111010101 01100100100000011100100101110000 10001000000100111011001010001111 11001000100011101001010001100001 10000000100111010011100111100011 11011111010010100010101010000111 10000000110111101000111110111011 10110011010111101111000110011001 00010111100001001010110111011100 10011100101110101111011010110011 01010011101101010001110110011010 01111011011100010101000101000001 10001000000110010110111001101010 11101000001101010000111001010110 11100011111100000111110101110101 01001010000000001111111101101111 00100011000011001000000010001111 10011000111010110001001011100100 11111111111011110101000101000111 11000011000101000011100110100000 01101101001011111010100011101001 10000111101100101001110011010111 11010110100100101110110010100100 01001111111001101101011111001011 11011001001101110110000100110111 10110110110111100101110011100110 10011100111001000010111111010110 00000000001011011111001010110010 10100110011010000010001000011011 11001010111111001001110001110101 00100001100010000111000101001000 00111100101111110001101101111010 11000010001010000000010100100001 11000001000110001101000101001110 10010011010100010001100100100111
tb_rams_init_file测试顶层文件:
`timescale 1ns / 1ps module tb_rams_init_file( input clk, input reset, output [2:0] led_rgb0, output [2:0] led_rgb1, output [2:0] led_rgb2, output [2:0] led_rgb3 ); reg [5:0] addr; wire [31:0] dout; reg [27:0] cnt; assign led_rgb0 = dout[2:0]; assign led_rgb1 = dout[5:3]; assign led_rgb2 = dout[8:6]; assign led_rgb3 = dout[11:9]; always @(posedge clk ) begin if(reset==1'b1) begin cnt <= 28'd0; addr <= 0; end else if(cnt == 28'd100000000)begin//1s cnt <= 28'd0; addr <= addr +1; end else begin cnt <= cnt + 1; addr <= addr; end end rams_init_file u_rams_init_file( .clk(clk), .we(1'b0), .addr(addr), .din(32'b0), .dout(dout)); endmodule
约束文件(根据自己板卡):
set_property PACKAGE_PIN E3 [get_ports clk] set_property IOSTANDARD LVCMOS33 [get_ports clk] set_property PACKAGE_PIN D9 [get_ports reset] set_property IOSTANDARD LVCMOS33 [get_ports reset] set_property PACKAGE_PIN E1 [get_ports led_rgb0[0]] set_property IOSTANDARD LVCMOS33 [get_ports led_rgb0[0]] set_property PACKAGE_PIN G6 [get_ports led_rgb0[1]] set_property IOSTANDARD LVCMOS33 [get_ports led_rgb0[1]] set_property PACKAGE_PIN F6 [get_ports led_rgb0[2]] set_property IOSTANDARD LVCMOS33 [get_ports led_rgb0[2]] set_property PACKAGE_PIN G4 [get_ports led_rgb1[0]] set_property IOSTANDARD LVCMOS33 [get_ports led_rgb1[0]] set_property PACKAGE_PIN G3 [get_ports led_rgb1[1]] set_property IOSTANDARD LVCMOS33 [get_ports led_rgb1[1]] set_property PACKAGE_PIN J4 [get_ports led_rgb1[2]] set_property IOSTANDARD LVCMOS33 [get_ports led_rgb1[2]] set_property PACKAGE_PIN H4 [get_ports led_rgb2[0]] set_property IOSTANDARD LVCMOS33 [get_ports led_rgb2[0]] set_property PACKAGE_PIN J3 [get_ports led_rgb2[1]] set_property IOSTANDARD LVCMOS33 [get_ports led_rgb2[1]] set_property PACKAGE_PIN J2 [get_ports led_rgb2[2]] set_property IOSTANDARD LVCMOS33 [get_ports led_rgb2[2]] set_property PACKAGE_PIN K2 [get_ports led_rgb3[0]] set_property IOSTANDARD LVCMOS33 [get_ports led_rgb3[0]] set_property PACKAGE_PIN K1 [get_ports led_rgb3[1]] set_property IOSTANDARD LVCMOS33 [get_ports led_rgb3[1]] set_property PACKAGE_PIN H6 [get_ports led_rgb3[2]] set_property IOSTANDARD LVCMOS33 [get_ports led_rgb3[2]]
审核编辑:刘清
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
RAM
+关注
关注
7文章
1322浏览量
113708 -
Xilinx
+关注
关注
70文章
2121浏览量
119388 -
Verilog
+关注
关注
28文章
1327浏览量
109311 -
FPGA芯片
+关注
关注
3文章
241浏览量
39555
原文标题:RAM初始化的下板验证(Xilinx)
文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
相关推荐
Modelsim仿真初始化dpram问题
quartusII生成了IP dpram,然后自己编写了初始化ram的hex文件,放到modelsim里面仿真的时候出现如图的错误,有大侠知道怎么解决吗?
发表于 03-13 10:09
6657的DDR3初始化不成功
同样的GEL在自制板上做DDR3初始化也OK(验证过,DDR3读写都正常,数据没有自跳变),可是问题来我,为什么我用同样的KEYSTONE DDR3 INIT在自制板上做DDR3
发表于 01-08 10:19
电源关闭几秒后,Ram数据不会初始化
电源关闭几秒后,Ram数据不会初始化以上来自于谷歌翻译以下为原文 Ram data not init after power off for seconds
发表于 07-10 14:03
端口初始化与初始化中断
目录PA9(TX),PA10(RX)1、端口初始化2、初始化外设3、初始化中断4、使能中断5、使能外设5、发送数据PA9(TX),PA10(RX)1、端口初始化1.开启PA时钟2.PA
发表于 08-16 06:54
初始化封装
初始化封装您可以在 Mask Editor 的 Initialization 窗格中添加 MATLAB® 代码以初始化封装模块。Simulink® 将执行这些初始化命令以便在关键时刻(如模型加载
发表于 08-27 07:17
BPI启动,Flash初始化失败
我有一个KC705评估板配置为在x16模式下使用BPI Flash。在使用JTAG端口加载设计位文件的后,我可以初始化闪存。但是,当我从BPI启动我的设计时,闪存初始化失败,但程序的其
发表于 10-11 13:11
s32k146如何初始化RAM?
我在当前项目中使用 s32k146。因为我需要初始化 RAM,除了上电复位之外的每次复位的特定部分。(On Power On Reset 应初始化所有数据)。有什么办法可以做到这一点吗?
发表于 03-31 07:36
RAMFS初始化错误怎么解决呢?
RAMFS初始化错误
[E/DFS] There is no space to register this file system (ram).
发表于 05-17 10:44
S3C44B0的初始化程序的理解
S3C44B0的初始化程序就是初始化各个关键的寄存器,建立中断向量,然后转移到主函数去执行程序。不过S3C44B0不支持地址映射,所以程序不COPY到RAM种执行。S3C44B0初始化
发表于 09-28 11:32
•1621次阅读
想要对RAM初始化该怎么操作
RAM的初始化并没有那么神秘,如果是采用Xilinx的IP Core,只需提供一个.coe文件,其内容就是RAM的初始值,只需要注意coe文件的格式就好,这里就不再赘述。
评论