台积电要进行2nm半导体工艺的研究了大概需要多久

半导体工艺上，近年来几大巨头都纷纷出杀招。Intel终于进入了10nm的工艺时代，同时宣布在后年转入7nm，而台积电和三星则是早早完成了7nm工艺的布局，并同时奔向5nm和3nm。现在，台积电官宣，正式启动2nm工艺的研发，工厂设置在位于***新竹的南方科技园，预计2024年投入生产。

台积电并没有透露2nm工艺所需要的技术和材料，通过晶体管的结构能够看到目前并没有明显变化，进一步压榨硅半导体技术。按照台积电的指示，2nm将会是一个重要借点，Metal Track(金属单元高度)和3nm一样维持在5x，同时Gate Pitch(晶体管栅极间距)缩小到30nm，Metal Pitch(金属间距)缩小到20nm，相比于3nm都小了23％。

当然，2nm只是研发的阶段，台积电还要经历7nm+、6nm、5nm、3nm等多个工艺节点。当中7nm+首次引入EUV极紫外光刻技术，而6nm只是一个小升级版本，明年第一季度试产。5nm开始风险性试产，明年年底前量产，据说苹果A14有望采用。