声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
寄存器
+关注
关注
30文章
5042浏览量
117765 -
串行
+关注
关注
0文章
230浏览量
33533 -
并行
+关注
关注
0文章
77浏览量
18763
发布评论请先 登录
相关推荐
FPGA设计思想与技巧之串并转换和流水线操作
本帖最后由 jiuri1989 于 2012-2-10 11:42 编辑
本系列讨论的四种常用FPGA/CPLD设计思想与技巧:乒乓操作、串并转换、流水线操作、数据接口同步化,都是FPGA
发表于 02-10 11:40
1to8串并转换
设计要求: (内部提供50M时钟)1.依据需求分析给出的要求,设计完成串口端(SCLK、DIO、CS)数据串并转换,并依据接收到的数据切换DIO信方向号。(当DIO接收到读指令时,DI
发表于 03-09 17:50
FPGA串并转换实现问题
各位大神是否能用400个以上I/O口的FPGA芯片,实现串并转换,一个串行RS232输入,将输入的50个字节的数据转换控制 50个8位并行输出。具体大概应该怎么做
发表于 07-08 17:19
Python框架设计:从需求到实作
这框架取名为:BCModelFarmework。期待充分发挥框架威力、支援您的商业模式,迈向辉煌腾达之道。2.Python框架设计:从需求到实作大家都知道,人们的
发表于 11-24 15:04
FPGA串/并转换的思想相关资料推荐
(18)FPGA串/并转换的思想1.1 目录1)目录2)FPGA简介3)Verilog HDL简介4)FPGA串/并转换的思想5)结语1.2 FPGA简介FPGA(Field
发表于 02-23 07:38
基于GIS的城乡公交系统框架设计与实现
本文在分析建立城乡公交信息系统意义的基础上,通过详细调研城乡公交工作需求,规划和设计了基于GIS 的城乡公交信息系统的框架设计,功能结构,并根据系统功能需要,在简
发表于 12-19 14:12
•8次下载
评论