AMD新APU信息曝光
AMD即将发布的Ryzen5 3400G和Ryzen3 3200G二款锐龙3000系APU的最终频率被TUM_APISAK在其推特曝光。
Ryzen5 3400G依然是4核心8线程设计，4MB三级缓存，集成Vega11 GPU，704个流处理器，其核心基础频率为3.7GHz，加速频率4.2GHz。相比上一代锐龙52400G的2.8/4.0GHz分别提升了900MHz和200MHz。
Ryzen3 3200G则砍掉了超线程，为4核心4线程设计，4MB三级缓存，集成Vega8 GPU，拥有512个流处理器。核心基础频率为3.6GHz，加速频率4.0GHz。相比上一代的Ryzen3 2200G分别提升了100MHz和300MHz。
至于售价，根据目前透漏的消息Ryzen5 3400G预计为150美元，Ryzen3 3200G的价格则在100美元之内。这2款处理器预计在短时间内就会上架，并兼容现有的AM4插座主板。
或许有玩家对这2款APU的频率会失望，但是别担心，因为这2款处理器并非是7nm制程工艺，而是采用了和移动端的Ryzen5 3500U同样的12nm工艺。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
amd
+关注
关注
25文章
5731浏览量
140767 -
APU
+关注
关注
0文章
143浏览量
24677
原文标题：AMD新APU信息曝光；BIOS升级陆续开放
文章出处：【微信号：kejimx，微信公众号：科技美学】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
是否可以在非从 CSI MIPI 接口发送的视频帧上使用 IMX8MP（Vivante ISP8000）的自动曝光算法？
我想知道是否可以在非从 CSI MIPI 接口发送的视频帧上使用 IMX8MP（Vivante ISP8000）的自动曝光算法？具体来说，如果ISP8000来自外部相机的帧，我想使用自动曝光算法。
发表于 04-03 07:09
如何使用AMD Vitis硬件在环功能运行Vitis子系统设计
到目前为止，本文关于 AMD Versal AIE 验证和 AMD Vitis 新的验证功能的研究，所有内容都基于仿真完成。
使用Aurora 6466b协议实现AMD UltraScale+ FPGA与AMD Versal自适应SoC的对接
在本博客中，我们将介绍使用 Aurora 6466b 协议实现 AMD UltraScale+ FPGA 与 AMD Versal 自适应 SoC 的对接。我们还将涵盖有关 IP 配置、FPGA 之间的连接、时钟设置以及复位拓扑结构的详细
AMD Power Design Manager 2025.2版本现已发布
AMD Power Design Manager 2025.2 版本现已发布，并正式支持第二代 AMD Versal AI Edge 系列器件和第二代 Prime 系列器件。
AMD Vivado Design Suite 2025.2版本现已发布
AMD Vivado Design Suite 2025.2 版本现已发布，新增对 AMD Versal 自适应 SoC 的设计支持，包含新器件支持、QoR 功能及易用性增强。
AMD Vitis AI 5.1测试版发布
AMD Vitis AI 5.1全新发布——新增了对 AMD Versal AI Edge 系列神经网络处理单元 (NPU) 的支持。Vitis AI 包含优化的 NPU IP、模型编译工具和部署 API，可在嵌入式平台上实现可扩展的高性能推理。
AMD Versal自适应SoC内置自校准的工作原理
本文提供有关 AMD Versal 自适应 SoC 内置自校准 (BISC) 工作方式的详细信息。此外还详述了 Versal 的异步模式及其对 BISC 的影响。
AMD Vivado IP integrator的基本功能特性
我们还将带您了解在 AMD Zynq UltraScale+ MPSoC 开发板与 AMD Versal 自适应 SoC 开发板上使用 IP integrator 时，两种设计流程之间存在的差异。
看点：AMD服务器CPU市场份额追上英特尔 华为Mate80主动散热专利曝光
给大家带来一些业界资讯： AMD服务器CPU市场份额追上英特尔 根据市场研究机构PassMark的统计分析数据显示，AMD 公司在服务器CPU 市场取得重大进展，市占率首次达到50%，与竞争对手
AMD Power Design Manager 2025.1现已推出
AMD Power Design Manager 2025.1 版（PDM）现已推出——增加了对第二代 AMD Versal AI Edge 和 第二代 Versal Prime 系列的支持，并支持已量产的 AMD Sparta
使用AMD Vitis Unified IDE创建HLS组件
这篇文章在开发者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 传统 IDE） 的基础上撰写，但使用的是 AMD Vitis Unified IDE，而不是之前传统版本的 Vitis
AMD Vivado Design Suite 2025.1现已推出
AMD Vivado Design Suite 2025.1 现已推出，支持 AMD Spartan UltraScale+ 和新一代 Versal 器件。这一最新版本还新增了多项功能，可显著提升 Versal SSIT 器件的 FMAX 值，并对所有系列产品在 IP 集
如何使用AMD Vitis HLS创建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 来创建一个 HLS IP，通过 AXI4 接口从存储器读取数据、执行简单的数学运算，然后将数据写回存储器。接着会在 AMD Vivado Design Suite 设计中使用此 HLS IP，并使用嵌入式 Vitis 应
评论