展示AD9361或AD9364性能的高速模拟FMC模块的介绍
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
收发器
+关注
关注
10文章
3846浏览量
111568 -
模拟
+关注
关注
7文章
1448浏览量
85558 -
RF
+关注
关注
66文章
3205浏览量
172361
发布评论请先 登录
相关推荐
热点推荐
AD9364 RF捷变收发器：高集成度与高性能的完美结合
AD9364 RF捷变收发器：高集成度与高性能的完美结合 在当今的无线通信领域，对于高性能、高集成度的射频收发器的需求日益增长。AD9364作为一款面向3G和4G基站应用的RF捷变收发
AD9361接收时延不稳定，如何才能让接收时延固定？
新启动应用程序（配置AD9361），会导致测距值发生跳变，跳变值为data_clk周期的整数倍，且不固定;将AD9361的接收频点或发射频点中的任一值改变，让信号失锁，再将接收频点或发
发表于 05-13 07:17
AD9361 RF Agile Transceiver：高性能射频收发器的技术剖析
AD9361 RF Agile Transceiver：高性能射频收发器的技术剖析 在当今的无线通信领域，高性能的射频收发器是推动技术发展的关键要素。AD9361作为一款备受瞩目的RF
AD9364：高性能RF Agile Transceiver的深度剖析
AD9364：高性能RF Agile Transceiver的深度剖析 引言 在当今通信技术飞速发展的时代，射频收发器作为无线通信系统的核心组件，其性能直接影响着整个系统的通信质量和效率
AD9361 的LO频率偏移是什么原因导致的？如何解决？
我最近在做卫星接收机 我在测试1561.098MHz的频点的时候，发现频偏，使用了官方的No os和官方的SPI寄存器纯PL端配置 都有频偏，频偏大小在不同使用AD9361的设备上 同一个配置文件
发表于 05-09 14:40
关于AD9361接收链路的几何疑问求解
各位大佬们好！关于AD9361接收链路我有几个个问题：
①其接收端能够接收通过中心频率在70MHz,带宽约为10M的信号吗？我在数据手册中看到关于其模拟（低通）滤波器带宽的限制“ The RX
发表于 05-09 12:29
AD9361接收的IQ路数据随机反向如何解决？
两块AD9361开发板通信，发送板的I路和Q路发同样的信号，接收板收到的I路和Q路数据会出现随机的反向，即有时I路和Q路波形相同，有时I路和Q路波形反向。这种问题该如何解决呢？
谢谢！
发表于 05-09 07:04
请问AD9361的DATA_CLK和ADC COLCK RATE的关系是什么？如何配置？
最近在调试AD9361的BBPLL，目前BB PLL 已经锁定。但不知道DATA_CLK这个时钟怎么配置？和ADC 的采样率有什么关系？
参考时钟为40MHz，配置的ADC CLK
发表于 05-08 07:42
中频信号采集卡 FMC子卡设计原理图：FMC145-四路16位125Msps AD FMC子卡模块
FMC子卡模块, 模拟信号, 中频信号采集, DA子卡模块, AD 子卡模块
FMC子卡模块设计方案：FMC160-两路14位400Msps AD，两路16位400Msps DA FMC子卡模块
CameraLink图像模拟源, FMC子卡, FMC子卡模块, 万兆网络的触发采集, 中频信号采集
软件无线电-AD9361 璞致 PZSDR 软件无线电系列板卡之PZ-FL9361(FMCOMMS3)使用说明
ADI-AD936X系列包含AD9361、AD9364和AD9363三款高性能射频收发器，支持70MHz-6GHz频段和200kHz-56MHz带宽，适用于多种通信标准。FMCOMMS3
【FMC213】青翼凌云科技基于 VITA57.1 标准的 8 路 SFP+光纤通道数据传输 FMC 子卡模块
FMC213 是我司自主研制的一块基于 FMC 标准的 8 路万兆光纤 子卡模块。该板卡符合 VITA57.1 标准，该板卡可以作为一个理想的 IO模块耦合至FPGA前端，8路SFP+
FMC子卡设计方案：FMC210-1路1Gsps AD、1路2.5Gsps DA的FMC子卡
FMC-1AD2DA是我司自主研发的一款1路1G AD采集、1路2.5G DA回放的FMC子卡。板卡采用标准FMC子卡架构，可方便的与其他FMC板卡实现
【PZSDR AD9361】——璞致PZ-FL9361 软件无线电模块：工业级射频解决方案的技术标杆
璞致电子推出PZ-FL9361软件无线电模块，搭载ADI AD9361射频芯片，实现70MHz-6GHz宽频覆盖与56MHz可调带宽，支持2T2R架构与工业级环境应用。模块兼容主流FP
AD9361
我使用AD9361芯片，参考时钟为10MHz,鉴相频率为20MHz，设置BBPLL频率为800MHz，ADC_CLOCK为BBPLL的2分频，为400MHz，clock_OUT为ADCclock的8
发表于 06-25 15:02
评论