主流代工厂芯片制造工艺主要晶圆厂的最新工艺进展

集成电路产业的发展取决于IC制造商是否有能力继续为消费者提供更多的性能和功能。随着主流CMOS工艺在理论、实践和经济方面的限制，降低集成电路的成本(按功能或按性能)比以往任何时候都更加关键和具有挑战性。IC Insights 2019年版的McClean报告显示，企业提供的面向逻辑的流程技术比以往任何时候都更加多样化。图1列出了公司目前使用的几种领先的高级逻辑技术。主要节点之间的每个过程生成的衍生版本已成为常规事件。

主要晶圆厂的最新工艺进展：

英特尔

其在2018年末发布的第九代处理器代号为“Coffee Lake-S”，有时也被称为“Coffee Lake Refresh.”。英特尔表示，这些处理器是新一代产品，但它们似乎更像是对第8代产品的增强。细节尚不清楚，但这些处理器似乎是在14nm++工艺的增强版上制造的，或者可以认为是14nm++工艺。

英特尔将于2019年推动10nm工艺的大规模生产，首批使用这个工艺的产品将是2018年12月推出的“Sunny Cove”系列处理器。从目前看来，Sunny Cove架构基本上取代了应该是原本计划在2019年推出的10纳米Cannon Lake架构。预计到2020年，10nm +衍生工艺将进入批量生产阶段。

台积电

台积电的10nm finFET工艺于2016年底投入批量生产，短短两年间，他们已经从10纳米迅速发展至7纳米。在台积电看来，7nm产品将成为继28nm和16nm之后的又一个长寿命节点。

先进工艺方面，台积电5纳米工艺正在开发中，预计将于2019年上半年进入风险试产阶段，并于2020年进入量产。该工艺将使用EUV，但它不会是台积电利用EUV技术的第一个工艺。根据台积电规划，他们将在7nm技术的改进版本N7 +工艺的关键层（四层）上使用EUV光刻机。但N5工艺将广泛使用EUV（最多14层）。N7 +计划于2019年第二季度开始批量生产。

三星

在2018年初，三星宣布开始批量生产名为0LPP（low power plus）的第二代10nm工艺。在2018年晚些时候，三星推出了名为10LPU（low power ultimate）的第三代10nm工艺，从另一个角度实现性能提升。与台积电不同的是，三星在10nm工艺上使用三重图案光刻技术，且三星认为其10纳米工艺系列（包括8纳米衍生产品）的生命周期将会很长。

三星的7nm技术于2018年10月投入风险试产。与台积电不一样，三星不再提供采用浸没式光刻技术的7nm工艺，而是决定直接上马EUV的。据了解，三星该将EUV用于7nm的8-10层。

格芯

格芯公司将其22nm FD-SOI工艺视为其主要市场，并与其14nm finFET技术相辅相成。按照他们的说法，22FDX平台的性能与finFET非常接近，但制造成本与28nm技术相同。

2018年8月，GlobalFoundries宣布将停止7nm开发。按照他们的说法，做出这个决定一方面是因为先进技术节点的生产成本大幅增加，另一方面是太少的代工客户计划使用下一代工艺，因此他们对其战略进行了重大转变。公司也调整了其研发工作，以进一步增强其14nm和12nm finFET工艺及其完全耗尽的SOI技术的竞争力。

SMIC

前中芯国际第一代FinFET 14nm工艺已经进入客户验证阶段，产品可靠度与良率进一步提升，同时12nm工艺开发也取得突破。 根据媒体报道，中芯国际14nm工艺将在今年上半年投入大规模量产，良品率已高达95％。

五十年来，集成电路技术的生产力和性能有了惊人的提高。虽然这个行业已经克服了摆在它面前的许多障碍，但这些障碍似乎越来越大。尽管如此，集成电路设计人员和制造商正在开发的解决方案似乎更具革命性，而非渐进性，以增加芯片的功能。