能量采集设计中破坏电压浪涌的解决方案

与任何电子电路一样，当瞬态电压浪涌超过元件额定值时，能量收集设计可能会发生灾难性故障。随着人们越来越关注在极低电压可穿戴设备和物联网中利用能量收集，设计人员需要敏锐地意识到破坏性电压浪涌的来源及其缓解方法。通过在设计过程早期认识到对瞬态电压抑制（TVS）器件的需求，工程师可以构建更强大的设计，能够在许多瞬态电压浪涌源中存活。

突然释放导致瞬态电压浪涌与电源波动，突然负载变化，耦合效应，闪电和静电放电（ESD）等相关的能量。对于电路设计者来说，瞬态下的能量突发通常起源于位置，并且由于远离受影响电路的情况。例如，远距离雷击的强电场和磁场可以耦合到数据线和电源线中，从而可以很好地从雷击本身中消除大的浪涌电压。

ESD是由允许带电的条件造成的通过接触和分离两种非导电材料，直到带电体与另一种低电位物体接触为止。例如，在特别干燥的一天穿过地毯可能导致35kV的电荷（表1）。如果应用于未受保护的可穿戴设备或物联网系统，ESD瞬态可能会永久性地损坏敏感数字电路。

生成方式10-25％RH 65-90％RH走过地毯35,000 V 1,500 V走路乙烯基瓷砖12,000 V 250 V <！ - 重复以下tr以获得更多行 - >工作人员在工作台6,000 V 100 V聚乙烯袋从工作台上取出20,000 V 1,200 V椅子与聚氨酯泡沫18,000 V 1,500 V

表1：在特别干燥的日子里在地毯上轻松走动会导致ESD瞬态大到足以永久性地损坏电子设备，而电子设备的保护不足以防止瞬态电压浪涌。

当电荷作为电源或电源构建时会出现类似的问题。 USB电缆拖过地毯或由已经产生静电的个人处理。当个人将电缆接触到可穿戴设备的电源端口或物联网设备的通信端口时，突然放电的瞬态可能会对电子系统造成永久性损坏。

内部保护

大多数IC都包含内部保护电路，旨在防止因制造和组装过程中可能发生的ESD冲击而导致的故障。 I/O线路内部保护的常用方法依赖于二极管阵列，该阵列设计用于将浪涌电流引导到电源轨中，其中瞬态电压脉冲的能量被消散。正浪涌脉冲将被钳位到一个电压，该电压等于高于电源电压的正向二极管电压降（V <小> DD ）。由于V SS 引脚通常接地，负脉冲将被钳位到地下一个二极管压降。

图1：半导体制造商使用各种专有方法提供器件级保护，包括使用内部二极管阵列将电流引导远离IC内的敏感电路。 （由安森美半导体提供）

内部保护电路通常能够防止组装中发生的ESD故障，但通常不足以防止在正常产品使用中发生的浪涌事件。半导体行业反映了使用器件级和系统级模型来表征ESD保护的这种差异。人体模型（HBM）或充电设备模型（CDM）是设备级规范，旨在在制造和组装期间提供对隔离设备的保护。 HBM测试在ANSI/ESDA/JEDEC JS-001标准中正式规定。 IEC 61000-4-2和ISO 10605用于表示系统级使用情况，反映更高，更快的电压浪涌波形（图2）。

图2：设备级保护标准指定的电流水平明显低于系统级标准 - 分别代表组装和使用过程中可能出现的瞬态浪涌。虽然不同半导体器件的数据表可能提供HBM ESD额定值，但系统级额定值通常仅包括保护IC或针对恶劣环境的IC。 （德州仪器公司提供）

大多数半导体器件缺乏系统级额定值是成本和效率的问题。二极管的浪涌抑制能力与其结区直接相关，并且随着技术节点的不断缩小，强大的系统级ESD保护的集成变得更加昂贵和困难。因此，内部保护不仅受到保护水平的限制，而且还受到浪涌数量的限制。相比之下，外部TVS设备能够分配足够的芯片空间来提供系统级保护，并为无限量的浪涌提供免疫力。

外部TVS设备旨在限制通过电流的电流。通过降低浪涌电压的大小来保护IC。理想的外部TVS器件将在IC的内部保护电路之前导通，并消除浪涌的所有能量。实际上，外部和内部保护电路通常在浪涌事件期间开启。只要流经IC内部保护电路的电流仍然限制在较低值，IC的可靠性将基本不受影响。

外部瞬态保护器件的替代方案中，TVS二极管通常提供较低的工作电压与其他瞬态抑制设备（如压敏电阻和晶闸管）相比，电容值更低，动态电阻值更低。此外，TVS器件能够非常快速地恢复到高阻态，从而实现高ESD多击吸收能力。

关键布局

即使使用高效的TVS器件也是如此，有效的保护主要取决于设计的物理布局。作为一般规则，ESD器件应尽可能靠近预期的静电放电点，电源旁路电容应尽可能靠近器件的正电源轨（VP）引脚放置。同时，设计人员需要最大限度地减少电源，接地层以及信号输入和ESD器件之间的PCB走线长度，以减少电源轨上的杂散串联电感和受保护器件的输入线（图3） 。

图3：高效的PCB布局对于降低瞬态电压至关重要，而较新的TVS器件如安森美半导体CM1293A-02SO则结合了一对二极管（D1和D2）带有集成齐纳二极管，可降低电源轨上的寄生串联电感L2。 （由安森美半导体提供）

即使PCB走线上的小寄生串联电感也会导致钳位电压显着增加。为了帮助降低寄生电感，安森美半导体CM1293A-02SO在VP和VN（负电源轨）（图3左侧）上集成了一个齐纳二极管。该集成齐纳二极管通过将齐纳二极管的击穿电压钳位电压，大大降低了电源轨电感（图3中的L2）的影响。

对于可穿戴设备甚至物理空间非常宝贵的物联网设备等设计，工程师可以找到紧凑型封装的TVS设备。例如，安森美半导体提供0.3 V ESD7381MUT5G TVS，采用0.60 mm x 0.30 mm XFDFN封装，高度为0.3 mm，CM1205-08CP TVS采用8个TVS器件集成在一个1.3 mm x 0.65 mm晶圆级芯片级封装中（WLCSP）高度仅为0.4 mm。

设备特性

工程师可以找到各种可用的TVS设备，但找到最符合设计要求的部件取决于仔细查看特定设备的特性。典型的TVS器件I-V曲线表现出熟悉的击穿效应，但高于和低于该击穿电压（VBR）的电压电平对于理解TVS性能非常重要（图4）。与齐纳二极管不同，随着PN结温度的升高，击穿电压降低，TVS器件是雪崩器件，随着PN结温度的升高，击穿电压也会增加。因此，工程师可能需要在确定环境温度下与标准25°C显着不同的特定特性时考虑温度。

图4：典型单向TVS器件的IV曲线关键规格的相对电压电平：工作峰值反向电压（VRWM），击穿电压（VBR）和钳位电压（VC）。理想的双向TVS设备将显示相同的正向和反向特性。 （由Toshiba提供）

在最低阈值，反向工作电压VRWM（也称为隔离电压，Vst-off）时，器件显示为关闭，只有其寄生效应和漏电流影响电路。 VRWM通常比反向击穿电压VBR（也称为齐纳电压，VZ，用于基于齐纳的器件）低10％至15％，其中TVS器件开始导通，进入其雪崩区域。最后，钳位电压VC通常比VBR高35％到40％，代表器件在指定峰值冲击电流IP下的最大钳位电压。

峰值功耗（PPP）当然是一个非常重要的特征。制造商通过在监控设备电压和电流的同时强制通过TVS的指定电流波形来测量PPP。峰值功率测量中使用的最常见波形是8/20μs和10/1000μs电流波形。 （在此表示法中，第一个值以μs为单位描述波形的上升时间，第二个值以μs为单位描述波形下降到其峰值一半的时间。）尽管PPP并未始终明确列在器件数据表中，但工程师可以简单地通过将峰值脉冲电流（IPP）乘以钳位电压（VC）得出它：

PPP = VC x IPP

动态电阻（RDYN）是确定适用性的另一个重要特性特别保护IC。当电流在瞬态浪涌期间流过保护装置时，RDYN将导致进一步的电压降。

对于特定应用，最合适的TVS装置是具有等于最大连续DC或VRWM的装置。应用电路在正常工作时将经历的峰值 - 交流电压。同时，工程师需要确保VC不超过电路中其他组件安全工作条件可接受的瞬时电压水平。最后，RDYN必须足够低，以确保在峰值电流时器件自身的动态电阻不会导致钳位电压超过可接受的限值（图5）。

图5：即使两个器件A和B指定相同的击穿电压和峰值电流，如果器件B具有比器件A更高的动态电阻（RDYN），器件B可能是一种效率较低的保护装置，因为它达到了更高的钳位电压（红线）。 （安森美半导体提供）

最后，工程师可以利用具有不同工作电压的器件组合，为太阳能收集等高压应用提供额外保护。对于此类应用，设计人员可以使用具有不同VRWM规格的多个TVS器件，以降低单个TVS器件在高压瞬态事件中可能必须消耗的总能量（图6）。在这里，诸如Vishay SMBJ24D（24 V VRWM）之类的设备将提供主要保护。以下串联电阻可降低电流，如Vishay SMBJ5.0CD（5 V VRWM）。为了进一步减少对受保护IC内部保护电路的影响，工程师可以在第二个TVS器件和IC之间放置另一个串联电阻。

图6 ：工程师可以通过使用额外的TVS设备来减轻非常大的瞬态电压浪涌的影响，其中主设备向次级设备提供减少的浪涌以进一步抑制。插入的串联电阻减小了到达次级设备的电流，并最终降低了负载。 （由Vishay提供）

结论

随着行业越来越倾向于低压设计，没有瞬态电压浪涌保护的电路面临性能下降甚至永久性损坏的威胁。 TVS器件具有广泛的性能特征，可为保护这些敏感设计提供经济高效的解决方案。通过在设计阶段早期安装TVS器件，工程师可以提供更强大的设计，能够承受瞬态电压浪涌的影响。