RISC‑V 以其开放、可扩展、可定制的 ISA 为全球芯片产业带来前所未有的灵活度。然而,这种灵活性同样导致实现阶段的复杂度急剧上升:
定制 ISA 扩展与深流水线结构带来大量独特的关键路径;
多端口寄存器堆、可扩展 Cache、向量扩展(RVV)等模块产生高度耦合的多模式时序场景;
在先进节点下,动态压降(IR drop)、变异性、老化等物理效应进一步加剧 PPA(性能、功耗、面积)收敛难度。
因此,RISC‑V 设计团队普遍面临同一个问题:如何在复杂且多变的设计空间内,更快、更稳定、更可预测地完成 PPA 的“最后一公里”收敛?
新思科技 PrimeClosure 正是为此而生。
PrimeClosure——AI 驱动的 Golden Signoff ECO 引擎
新思科技 PrimeClosure 是业内首款 AI 驱动的 Signoff ECO(工程变更优化)解决方案,实现 100% PrimeTime 静态时序分析(STA)的黄金级精度,同时与 Fusion Compiler RTL‑to‑GDSII 流程深度集成,能够加速设计团队完成芯片 PPA 的最终收敛。
PrimeClosur 具备以下关键特性:
Golden Signoff ECO:所有 ECO 决策都基于 PrimeTime 级时序精度,保证可预测收敛。
AI 驱动自动化 ECO:利用 AI 引导的自动 ECO,大幅减少手工调试时间。
Single‑box 高容量架构:支持十亿级(billion+)规模设计与数百种分析场景。
ECO 迭代次数减少 50%,设计效率大大提升。
这些能力让 PrimeClosure 在处理高度复杂、多模式的 RISC‑V 设计中特别具备优势。
PrimeClosure 如何解决 RISC‑V 的 PPA 收敛难题
Golden Signoff 精度:让多样化 RISC‑V 设计具有可预测性
RISC‑V 的自定义能力意味着:不同团队的流水线深度、执行单元结构、Cache 层级等都不相同,也就意味着不同项目的时序瓶颈完全不同。
PrimeClosure 的黄金级 STA 精度确保所有 ECO 修改都以最终 signoff 精度执行,使得时序修复结果具备稳定性和可预测性。让开发者有信心在可扩展 ISA、微架构创新中继续探索,不再担心不可预测的后期收敛风险。
AI 驱动 ECO:自动探索优化空间,适配各种 RISC‑V 微架构
高度定制化使得传统手工策略难以适用于所有 RISC‑V 项目。AI 驱动的 ECO 能自动寻找最优的时序路径修复方案,适用于:
深流水线高频 CPU 核
多 ALU/多端口 RF 的复杂执行单元
自定义向量扩展模块
存算一体结构
PrimeClosure 可自动适配不同 RISC‑V 架构和定制逻辑,大幅减少工程师的手工调整负担。
Single-Box 高容量架构:应对大规模 RISC‑V SoC 的挑战
当前的 RISC‑V SoC 趋势是多核、多簇、异构计算、多模式工作场景。例如 RVV 扩展 SoC 中可能包含 AI、DSP、IO 芯片资源整合。
PrimeClosure 的单机(single‑box)架构支持:十亿级(billion+)标准单元实例、数百种分析场景并行处理以及高容量层次化(Gigachip hierarchical)设计,非常适合车规级、数据中心级、边缘计算级 RISC‑V SoC 的全流程 ECO 收敛。
动态压降(IR‑drop)优化能力:保证高密度单元下的可靠性
RISC‑V CPU 核和 RVV 加速单元往往具有高切换密度,容易在先进节点(5/3/2nm)下产生动态压降问题。
PrimeClosure 支持业界首个 PrimeTime 时序感知 IR‑ECO,可修复 50% 以上动态压降违例,并保持时序不被破坏,保证 RISC‑V 在高频、低电压工作点下的可靠性与能效表现。
与 Fusion Compiler 的深度集成:减少跨工具迭代
RISC‑V 的自定义逻辑意味着:前端合成→P&R→signoff→ECO 往返循环次数多。
新思科技 PrimeClosure 与 Fusion Compiler 的无缝集成让这一过程变成更少的回环(甚至实现 zero-iteration flow)、Signoff ECO 和实现 ECO 共享统一引擎,帮助设计团队缩短数周到数月的调优周期,是 RISC‑V 产品商业化落地速度的关键武器。
PrimeClosure 是 RISC‑V 走向先进制程量产的关键基座
RISC‑V 的价值在于自由度和灵活性,而 PrimeClosure 则为这种自由度提供了可靠的“最后一公里”保障。
凭借 AI 驱动 ECO、Golden Signoff 精度、高容量 single‑box 架构、IR‑aware ECO 与 Fusion Compiler 集成,PrimeClosure 成为 RISC‑V 设计团队在先进节点时代的必备工具。
它让 RISC‑V 设计团队能够:
更快实现高性能内核
更可靠支持 AI/RVV 计算
更轻松完成大型 SoC 实现
更短时间推向量产
PrimeClosure 正在将 RISC‑V 从“可设计”带向“可量产、可规模化”的新时代。
-
AI
+关注
关注
91文章
42722浏览量
303589 -
新思科技
+关注
关注
5文章
1001浏览量
53059 -
RISC-V
+关注
关注
49文章
3015浏览量
53948
原文标题:PrimeClosure:突破RISC-V架构实现的 “最后一公里” 瓶颈
文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
RISC-V指令集仿真工具:新思科技完整验证解决方案解析
赛昉科技 × Computex 2026 | RISC-V全栈方案即将登场!
新思科技ImperasDV解决方案让RISC-V处理器验证效率翻倍
新思科技邀您共赴2026玄铁RISC-V生态大会
新思科技VC Formal解决方案在RISC-V验证中的应用
中科本原RISC-V架构 BY320RV0025 DSP正式亮相
新思科技STING助力破局RISC-V架构验证复杂度
新思科技ARC-V处理器驱动RISC-V市场无限机遇
重磅合作!Quintauris 联手 SiFive,加速 RISC-V 在嵌入式与 AI 领域落地
新思科技全栈工具链助力RISC-V设计高效进阶
润和软件旗下润开鸿获评2025年度RISC-V优秀产品与解决方案
为什么RISC-V是嵌入式应用的最佳选择
2025新思科技RISC-V科技日活动圆满结束
英伟达:CUDA 已经开始移植到 RISC-V 架构上
同一水平的 RISC-V 架构的 MCU,和 ARM 架构的 MCU 相比,运行速度如何?
新思科技PrimeClosure解决方案助力RISC-V架构设计
评论