0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技PrimeClosure解决方案助力RISC-V架构设计

新思科技 来源:新思科技 2026-06-10 16:07 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

RISC‑V 以其开放、可扩展、可定制的 ISA 为全球芯片产业带来前所未有的灵活度。然而,这种灵活性同样导致实现阶段的复杂度急剧上升:

定制 ISA 扩展与深流水线结构带来大量独特的关键路径;

端口寄存器堆、可扩展 Cache、向量扩展(RVV)等模块产生高度耦合的多模式时序场景;

在先进节点下,动态压降(IR drop)、变异性、老化等物理效应进一步加剧 PPA(性能、功耗、面积)收敛难度。

因此,RISC‑V 设计团队普遍面临同一个问题:如何在复杂且多变的设计空间内,更快、更稳定、更可预测地完成 PPA 的“最后一公里”收敛?

新思科技 PrimeClosure 正是为此而生。

PrimeClosure——AI 驱动的 Golden Signoff ECO 引擎

新思科技 PrimeClosure 是业内首款 AI 驱动的 Signoff ECO(工程变更优化)解决方案,实现 100% PrimeTime 静态时序分析(STA)的黄金级精度,同时与 Fusion Compiler RTL‑to‑GDSII 流程深度集成,能够加速设计团队完成芯片 PPA 的最终收敛。

PrimeClosur 具备以下关键特性:

Golden Signoff ECO:所有 ECO 决策都基于 PrimeTime 级时序精度,保证可预测收敛。

AI 驱动自动化 ECO:利用 AI 引导的自动 ECO,大幅减少手工调试时间。

Single‑box 高容量架构:支持十亿级(billion+)规模设计与数百种分析场景。

ECO 迭代次数减少 50%,设计效率大大提升。

这些能力让 PrimeClosure 在处理高度复杂、多模式的 RISC‑V 设计中特别具备优势。

PrimeClosure 如何解决 RISC‑V 的 PPA 收敛难题

Golden Signoff 精度:让多样化 RISC‑V 设计具有可预测性

RISC‑V 的自定义能力意味着:不同团队的流水线深度、执行单元结构、Cache 层级等都不相同,也就意味着不同项目的时序瓶颈完全不同。

PrimeClosure 的黄金级 STA 精度确保所有 ECO 修改都以最终 signoff 精度执行,使得时序修复结果具备稳定性和可预测性。让开发者有信心在可扩展 ISA、微架构创新中继续探索,不再担心不可预测的后期收敛风险。

AI 驱动 ECO:自动探索优化空间,适配各种 RISC‑V 微架构

高度定制化使得传统手工策略难以适用于所有 RISC‑V 项目。AI 驱动的 ECO 能自动寻找最优的时序路径修复方案,适用于:

深流水线高频 CPU

多 ALU/多端口 RF 的复杂执行单元

自定义向量扩展模块

存算一体结构

PrimeClosure 可自动适配不同 RISC‑V 架构和定制逻辑,大幅减少工程师的手工调整负担。

Single-Box 高容量架构:应对大规模 RISC‑V SoC 的挑战

当前的 RISC‑V SoC 趋势是多核、多簇、异构计算、多模式工作场景。例如 RVV 扩展 SoC 中可能包含 AI、DSP、IO 芯片资源整合。

PrimeClosure 的单机(single‑box)架构支持:十亿级(billion+)标准单元实例、数百种分析场景并行处理以及高容量层次化(Gigachip hierarchical)设计,非常适合车规级、数据中心级、边缘计算级 RISC‑V SoC 的全流程 ECO 收敛。

动态压降(IR‑drop)优化能力:保证高密度单元下的可靠性

RISC‑V CPU 核和 RVV 加速单元往往具有高切换密度,容易在先进节点(5/3/2nm)下产生动态压降问题。

PrimeClosure 支持业界首个 PrimeTime 时序感知 IR‑ECO,可修复 50% 以上动态压降违例,并保持时序不被破坏,保证 RISC‑V 在高频、低电压工作点下的可靠性与能效表现。

与 Fusion Compiler 的深度集成:减少跨工具迭代

RISC‑V 的自定义逻辑意味着:前端合成→P&R→signoff→ECO 往返循环次数多。

新思科技 PrimeClosure 与 Fusion Compiler 的无缝集成让这一过程变成更少的回环(甚至实现 zero-iteration flow)、Signoff ECO 和实现 ECO 共享统一引擎,帮助设计团队缩短数周到数月的调优周期,是 RISC‑V 产品商业化落地速度的关键武器。

PrimeClosure 是 RISC‑V 走向先进制程量产的关键基座

RISC‑V 的价值在于自由度和灵活性,而 PrimeClosure 则为这种自由度提供了可靠的“最后一公里”保障。

凭借 AI 驱动 ECO、Golden Signoff 精度、高容量 single‑box 架构、IR‑aware ECO 与 Fusion Compiler 集成,PrimeClosure 成为 RISC‑V 设计团队在先进节点时代的必备工具。

它让 RISC‑V 设计团队能够:

更快实现高性能内核

更可靠支持 AI/RVV 计算

更轻松完成大型 SoC 实现

更短时间推向量产

PrimeClosure 正在将 RISC‑V 从“可设计”带向“可量产、可规模化”的新时代。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • AI
    AI
    +关注

    关注

    91

    文章

    42722

    浏览量

    303589
  • 新思科技
    +关注

    关注

    5

    文章

    1001

    浏览量

    53059
  • RISC-V
    +关注

    关注

    49

    文章

    3015

    浏览量

    53948

原文标题:PrimeClosure:突破RISC-V架构实现的 “最后一公里” 瓶颈

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    RISC-V指令集仿真工具:新思科技完整验证解决方案解析

    RISC-V指令集仿真并非孤立环节,而是嵌入在处理器IP与EDA工具链中的核心验证能力。新思科技作为RISC-V国际基金会高级会员,提供从指令级功能仿真到系统级硬件加速验证的完整解决方案
    的头像 发表于 05-30 15:01 225次阅读

    赛昉科技 × Computex 2026 | RISC-V全栈方案即将登场!

    M1111a(展位号:B9)展品高性能RISC-VCPUIP&一致性NoCIP首款基于RISC-V架构的数据中心BMC芯片“JH-B100”丰富的RISC-V
    的头像 发表于 05-28 10:05 333次阅读
    赛昉科技 × Computex 2026 | <b class='flag-5'>RISC-V</b>全栈<b class='flag-5'>方案</b>即将登场!

    思科技ImperasDV解决方案RISC-V处理器验证效率翻倍

    由于 RISC-V 是一个开放性的 ISA,它允许任何开发者自由设计和扩展定制处理器。基于 RISC-V 的处理器必须保持与不断增长的支持工具和软件生态系统的兼容性。
    的头像 发表于 03-25 13:56 493次阅读

    思科技邀您共赴2026玄铁RISC-V生态大会

    作为从芯片到系统的工程解决方案的全球领导者,新思科技积极投入 RISC-V 生态建设,与国内合作伙伴深度合作,共同推动 RISC-V 技术创新。作为玄铁首批无剑联盟成员和多年合作伙伴,
    的头像 发表于 03-19 17:41 1932次阅读

    思科技VC Formal解决方案RISC-V验证中的应用

    从拥抱趋势、畅想未来,到解决问题、交付产品,RISC-V 芯片已被广泛使用。据咨询机构 Semico Research 测算,截止 2024 年底全球 RISC-V 核的累积使用量已达 500 亿颗
    的头像 发表于 02-24 16:38 954次阅读

    中科本原RISC-V架构 BY320RV0025 DSP正式亮相

    中科本原基于新一代RISC-V架构SummerCore内核的BY320RV0025型DSP于近日正式量产,该芯片面向工业控制、伺服电机、逆变器和变流器等应用领域进行优化设计,相比国外对标产品,其在
    的头像 发表于 02-12 15:21 928次阅读
    中科本原<b class='flag-5'>RISC-V</b><b class='flag-5'>架构</b> BY320RV0025 DSP正式亮相

    思科技STING助力破局RISC-V架构验证复杂度

    Hypervisor 和 Vector 扩展的集成,RISC-V 架构在高性能计算领域的适用性进一步增强,越来越多的公司将 RISC-V 架构应用到高性能计算领域。
    的头像 发表于 01-09 09:32 692次阅读

    思科技ARC-V处理器驱动RISC-V市场无限机遇

    从 2010 年美国加州大学伯克利分校的教授与他的研究生团队耗时三个月完成 RISC-V 指令集的开发工作,到 2015 年,RISC-V 在学术界声名鹊起,再到 2025 年成为主流架构之一
    的头像 发表于 12-24 17:17 1604次阅读
    新<b class='flag-5'>思科</b>技ARC-<b class='flag-5'>V</b>处理器驱动<b class='flag-5'>RISC-V</b>市场无限机遇

    重磅合作!Quintauris 联手 SiFive,加速 RISC-V 在嵌入式与 AI 领域落地

    据科技区角报道半导体解决方案提供商 Quintauris 最近宣布和 RISC-V 处理器 IP 领域的头部厂商 SiFive 达成战略合作,目标直接瞄准加速 RISC-V 在嵌入式、AI 系统等
    发表于 12-18 12:01

    思科技全栈工具链助力RISC-V设计高效进阶

    RISC-V 架构席卷全球的当下,新思科技(Synopsys)通过在整个硅生命周期开发工具、验证平台与定制 IP 方面的深厚积累,成为 RISC-V 生态中最为关键的“隐形推手”,在
    的头像 发表于 12-17 10:29 1004次阅读
    新<b class='flag-5'>思科</b>技全栈工具链<b class='flag-5'>助力</b><b class='flag-5'>RISC-V</b>设计高效进阶

    润和软件旗下润开鸿获评2025年度RISC-V优秀产品与解决方案

    委员会(以下简称“RISC-V工委会”)首届委员单位,江苏润和软件股份有限公司旗下子公司江苏润开鸿数字科技有限公司(以下简称“润开鸿”)受邀出席大会作主题演讲。同时,润开鸿基于“开源鸿蒙+星闪(RISC-V架构芯片实现)”的智能
    的头像 发表于 12-11 11:27 749次阅读
    润和软件旗下润开鸿获评2025年度<b class='flag-5'>RISC-V</b>优秀产品与<b class='flag-5'>解决方案</b>

    为什么RISC-V是嵌入式应用的最佳选择

    最近RISC-V基金会在社交媒体上发文,文章说物联网和嵌入式系统正在迅速发展,需要更高的计算性能、更低的功耗和人工智能。RISC-V是为未来而建的,包括超高效的MCU到高性能应用处理器,RISC-V使开发人员能够设计以下
    的头像 发表于 11-07 10:09 2004次阅读

    2025新思科RISC-V科技日活动圆满结束

    思科技深度参与2025 RISC-V中国峰会并于2025年7月16日举办同期活动“新思科RISC-V科技日”技术论坛,聚焦“从芯片到系统重构RI
    的头像 发表于 07-25 17:31 1717次阅读

    英伟达:CUDA 已经开始移植到 RISC-V 架构

    ,着重介绍了将 CUDA 移植到 RISC-V 架构的相关工作和计划,展现了对 RISC-V 架构的高度重视与积极布局。   Frans Sijstermanns 首先回顾了英伟达与
    发表于 07-17 16:30 4059次阅读

    同一水平的 RISC-V 架构的 MCU,和 ARM 架构的 MCU 相比,运行速度如何?

    ARM 架构RISC-V 架构的 MCU 在同一性能水平下的运行速度对比,需从架构设计原点、指令集特性及实际测试数据展开剖析。以 ARM Cortex-M33 这类 ARMv8M
    的头像 发表于 07-02 10:29 1892次阅读
    同一水平的 <b class='flag-5'>RISC-V</b> <b class='flag-5'>架构</b>的 MCU,和 ARM <b class='flag-5'>架构</b>的 MCU 相比,运行速度如何?