探索DS3100DK：Stratum 3/3E定时卡IC的理想评估工具

在电子工程领域，精准的时钟信号是许多系统稳定运行的关键。DS3100DK作为DS3100 Stratum 3/3E定时卡IC的演示和评估套件，为工程师们提供了一个便捷且高效的测试和开发平台。今天，我们就来深入了解一下这个套件的各个方面。

文件下载：DS3100DK.pdf

一、套件概述

DS3100DK是一款易于使用的演示和评估套件，专为DS3100 Stratum 3/3E定时卡IC设计。它具有以下显著特点：

1. 信号完整性：采用表面贴装的DS3100和精心设计的布局，确保了最大的信号完整性。
2. 便捷配置：板载的Maxim 8051兼容微控制器和配套软件，让用户可以通过个人计算机轻松进行配置和状态寄存器的访问。
3. 直观指示：板上的LED指示灯清晰地显示中断、电源功能和GPIO状态。
4. 丰富接口：提供BNC和bantam连接器用于复合时钟和BITS接口，单端和LVDS时钟可通过SMB连接器访问，所有LED和连接器都有丝印标签，方便识别相关信号。

二、套件内容

DS3100DK套件包含以下内容：

1. DS3100DK PCB：核心电路板，集成了DS3100及相关电路。
2. CD - ROM：包含DS3100软件、初始化文件、DS3100DK和DS3100的数据手册以及DS3100 Rev A2勘误表。

三、硬件布局与接口

1. 板载布局

DS3100位于电路板中心，输入时钟SMB连接器位于板的顶部边缘，输出时钟连接器位于底部边缘。在输入时钟连接器和DS3100之间，预留了多种本地振荡器的焊盘，从小型廉价的TCXO到大型高性能的OCXO都能适配。电路板右侧从上到下依次是电源连接器、DC - DC转换器、电源指示灯LED、复位按钮、串行连接器和USB连接器。板载的DS87C520微控制器位于USB连接器附近。电路板左侧则是DS3100内置的BITS（DS1/E1/2048kHz）和复合时钟（64kHz）接收器和发射器的连接器和变压器。

2. 输入输出时钟接口

• 输入时钟：顶部有13个SMB连接器（IC1–IC4, IC7–IC14, SYNC2K）提供单端时钟输入，4个SMB连接器（IC5P, IC5N, IC6P, IC6N）提供差分时钟输入。所有输入时钟都通过50Ω特性阻抗走线连接到DS3100，并在设备端进行50Ω端接。
• 输出时钟：底部有8个SMB时钟输出连接器（OC1–OC5, OC9, OC10, OC11）提供单端时钟输出，4个SMB连接器（OC6P, OC6N, OC7P, OC7N）提供差分时钟输出。所有单端时钟输出在DS3100处进行缓冲，并通过50Ω特性阻抗走线连接到SMB连接器。

3. 跳线、引脚和开关设置

• 跳线：JMP1到JMP4用于设置DS3100的四个GPIO引脚输入。安装跳线时，对应的GPIO输入为高电平；不安装跳线时，GPIO引脚默认低电平。LED DS5–DS8用于指示GPIO引脚的逻辑电平。
• 开关：SW7到SW9分别设置SONSDH、SRCSW和MASTSLV引脚的高低电平。
• 引脚：J1和J2分别提供对BITS1和BITS2成帧器信号的访问；J51提供对DS3100的JTAG端口的访问；J15根据开关SW6的位置提供与主或从板的接口。

4. 复合时钟接口

Bantam插孔J89和J90通过2:1变压器提供对复合时钟输入IC1A和IC2A的访问。跳线JMP7和JMP6分别配置IC1A和IC2A的端接。Bantam插孔J117通过1:1变压器提供与OC8复合时钟输出的接口。跳线JMP8、JMP9和JMP10提供不同的衰减配置。

5. BITS接口

BITS1 DS1/E1 LIU使用bantam连接器J85和J55或BNC连接器J83和J57进行发送和接收接口；BITS2 LIU使用bantam连接器J86和J56或BNC连接器J84和J58进行发送和接收。每个BITS收发器都有一个双变压器封装。

6. 微控制器

DS87C520微控制器在片上非易失性存储器中预装了固件，该固件将来自RS - 232串行端口或USB端口的内存访问请求转换为对DS3100的寄存器访问。启动时，微控制器会点亮DS16以指示其正常工作。板上中间右侧的复位按钮SW5可同时复位微控制器和DS3100。

7. 电源供应

套件包含的国际电源可连接到插孔J3为电路板供电，也可以将5V实验室电源连接到红色（J13）和黑色（J19）香蕉插孔。5V输入经过调节后变为3.3V和1.8V，并分配给电路板组件。

四、硬件基本设置

使用DS3100DK的快速设置步骤如下：

1. 将开关SW6置于“MAS”位置。
2. 将开关SW9（MASTSLV）置于“1”（主）位置。
3. 将开关SW8（SRCSW）置于“0”（正常操作）位置。
4. 将开关SW7（SONSDH）设置为“1”。
5. USB通信：
   • 通过放置跳线连接JMP62和JMP63的中间和右侧引脚来配置电路板进行USB通信。
   • 将USB电缆连接到DS3100DK的USB连接器和主机计算机的可用USB端口。
6. 串行通信：
   • 通过放置跳线连接JMP62和JMP63的左侧和中间引脚来配置电路板进行串行通信。
   • 将标准DB - 9串行电缆连接到DS3100DK的串行端口连接器和主机计算机的可用串行端口（注意使用标准直连电缆）。
7. 将适当的交流电源插头连接到套件中的国际电源。
8. 将电源插入交流电源插座，并将电源的直流输出连接到连接器J3。

此时，电源指示灯LED DS1–DS4应亮起绿色，微控制器状态LED DS16也应亮起绿色，SRFAIL LED DS9应亮起红色。

五、USB驱动安装

当首次使用USB电缆将DS3100DK连接到PC时，Windows会自动检测到板上的USB - 串行转换器IC，并启动“找到新硬件向导”。按照以下步骤安装驱动：

1. 在向导的第一个屏幕中，选择“从列表或指定位置安装”并点击“下一步”。
2. 在第二个屏幕中，选择“在这些位置搜索最佳驱动程序”，勾选“包括此位置在搜索范围内”，并浏览到DS3100DK CD - ROM或下载的ZIP文件中的“USB”目录，然后点击“下一步”。
3. 点击“完成”。
4. 当“找到新硬件向导”再次启动时，重复上述步骤。

驱动安装完成后，每当DS3100DK板连接到PC的USB端口时，Windows操作系统会将USB - 串行转换器IC识别为一个额外的COM端口，DS3100DK软件会自动在主窗口左上角的“PORT”选择组合框中列出该COM端口。

六、软件安装与运行

目前，DS3100演示套件软件仅支持Windows 2000或Windows XP操作系统。安装步骤如下：

1. 运行DS3100DK包装盒中光盘或网站（www.maxim - ic.com/DS3100DK）上的ZIP文件中的SETUP.EXE进行软件安装。
2. 软件安装完成后，按照上述硬件设置步骤设置好硬件，然后通过双击Windows桌面上的DS3100演示套件图标或选择“开始”→“程序”→“Maxim”→“DS3100演示套件”来运行软件。
3. 主窗口出现后，在左上角的框中选择正确的串行COM端口（使用USB电缆通信时，板上的USB - 串行转换器是一个虚拟COM端口）。
4. 当软件与硬件之间的通信正确建立后，左上角的ID字段应显示3100 rev x（x = 0表示A1版本设备，x = 1表示A2版本设备）。

软件默认以演示模式启动（左上角的“DEMO MODE”复选框默认勾选），允许用户在不连接DK硬件的情况下查看软件。若要将软件与演示套件硬件连接，取消勾选“DEMO MODE”框，软件会对DS3100设备进行初始化并读取设备状态以准备使用。

七、软件命令行选项

DS3100演示套件软件支持以下命令行选项：

• -l ：指定一个替代的日志文件，例如“DS3100DK.exe –l mylog.mfg”。
• -p[port#]：设置串行（COM）端口号，例如“DS3100DK.exe –p2”设置为COM2。

要向安装程序添加到桌面的DS3100演示套件快捷方式添加命令行选项，右键单击快捷方式并选择“属性”，在“快捷方式”选项卡的“目标”文本框末尾添加一个空格，然后输入命令行选项。

八、软件界面概述

1. 全局配置

主窗口左上角有几个全局状态和配置字段：

• ID字段：显示设备型号和版本。
• M/S字段：显示设备MASTSLV引脚的状态。
• PORT字段：显示DK板连接的COM端口。
• DEMO MODE复选框：默认勾选，取消勾选以启用软件与DK板的通信。
• ENABLE POLLING复选框：默认勾选，控制软件对设备的轮询。
• SDH和SONET单选按钮：控制设备寄存器字段MCR3:SONSDH，指定输入时钟1到14和输出时钟OC9的可用频率选项（1.544MHz或2.048MHz）。

2. 输入时钟监控、分频器和选择器

主窗口左中心部分的框包含与输入时钟IC1–IC14相关的常用配置和状态信息：

• 信号格式配置：IC1和IC2可配置为复合时钟或CMOS，IC5和IC6可配置为LVDS或PECL。
• 状态指示灯：输入时钟编号1–14右侧的软件LED指示灯显示每个输入的状态。无时钟输入时为红色，检测到时钟活动时变为黄色，约10秒后若输入时钟频率在范围内则变为绿色，若输入被DPLL取消资格则变为品红色。
• 频率和锁定模式配置：中间的FREQ和LK MODE字段配置每个输入时钟的频率和锁定模式（直接锁定、DIVN或LOCK8K），底部的字段配置DIVN模式下的分频器。
• 优先级和参考配置：根据顶部的两个单选按钮选择，框中的PRIORITY字段配置所选DPLL的输入时钟优先级，SEL REF字段显示DPLL的选定参考，REF 1、REF 2和REF 3字段显示DPLL的三个最高优先级有效输入，FREQ和PHASE字段显示DPLL报告的实时频率和相位。
• 更多配置窗口：点击“More”按钮可打开另一个窗口，显示更多输入时钟配置和状态字段。

3. T0 DPLL

• 状态显示：T0 DPLL的状态（自由运行、锁定、保持等）显示在STATE字段。STATE、SRFAIL和PHMON字段是表示设备中锁存状态位的按钮，按钮为红色时表示DS3100中相应的锁存状态位已设置，按下按钮可清除锁存状态位并将按钮颜色变回绿色。
• 状态强制设置：可使用STATE字段左侧的组合框强制设置T0 DPLL的状态，使用CLK SEL字段强制设置所选参考。CLK SEL字段下方的字段可配置T0 DPLL的恢复或非恢复输入参考切换。
• 频率和带宽设置：T0 DPLL的频率固定为77.76MHz，显示在FREQ字段。ABW和LBW字段分别设置捕获带宽和锁定带宽，DAMP字段设置阻尼因子。只有当AUTOBW复选框被勾选时，捕获带宽才会起作用。如果T0 DPLL所选参考的频率超过窗口顶部“DPLL FREQUENCY LIMITS”框中的SOFT LIMIT设置，SOFTLIM LED会变红。
• 高级配置：PALARM状态LED和PHASE MONITOR及BUILDOUT字段属于高级主题，可参考表4 - 2和DS3100数据手册获取更多详细信息。点击“More”按钮可打开另一个窗口，显示更多T0 DPLL配置和状态字段。

4. T4 DPLL

• 状态显示：T4 DPLL的状态（锁定或未锁定）显示在STATE字段。LOCK和NO INPUT字段是表示设备中锁存状态位的按钮，按钮为红色时表示DS3100中相应的锁存状态位已设置，按下按钮可清除锁存状态位并将按钮颜色变回绿色。
• 参考强制设置：可使用CLK SEL字段强制设置T4 DPLL的所选参考。
• 频率和带宽设置：T4 DPLL的频率显示在FREQ字段，当FREQ字段更改时，T4 APLL组合框中列出的T4选项的频率会自动更改以匹配。如果T4 APLL框中的T4选项当前被选中，OC1–OC7输出时钟组合框中所有T4选项的频率会自动更改为从新的T4 APLL频率派生的频率。BW字段设置T4 DPLL的带宽，DAMP字段设置阻尼因子。如果T4 DPLL所选参考的频率超过窗口顶部“DPLL FREQUENCY LIMITS”框中的SOFT LIMIT设置，SOFTLIM LED会变红。可使用DIGFB复选框选择数字反馈（与通过T4 APLL的模拟反馈相对）。
• 高级配置：LKT4T0和T4MT0字段属于高级主题，可参考表4 - 3和DS3100数据手册获取更多详细信息。点击“More”按钮可打开另一个窗口，显示更多T4 DPLL配置和状态字段。

5. T0 APLL

T0 APLL可连接到T0输出DFS的输出或T0低频DFS。Input Freq字段中的非77.76选项都是来自T0低频DFS的频率。“77.76 Analog”和“77.76 Digital”选项的区别在于T0 DPLL的反馈路径是否包括T0反馈APLL。APLL输出频率始终是输入频率的四倍。当Input Freq字段更改时，Output Freq字段会相应更改，OC1–OC7输出时钟组合框中所有T0选项的频率也会更改为从新的T0 APLL频率派生的频率。

6. T4 APLL

T4 APLL可根据SRC DPLL字段的设置连接到T4 DPLL的输出或T0 DPLL的输出（具体为T0低频DFS）。当SRC DPLL设置为T4时，Input Freq字段跟随T4 DPLL FREQ字段；当SRC DPLL设置为T0时，Input Freq字段提供来自T0低频DFS的多个频率选项。当T4 DPLL框中的FREQ字段更改时，T4 APLL组合框中列出的T4选项的频率会自动更改以匹配。如果T4 APLL框中的T4选项当前被选中，OC1–OC7输出时钟组合框中所有T4选项的频率会自动更改为从新的T4 APLL频率派生的频率。

7. 输出时钟

该框中的字段配置DS3100的11个输出时钟：

• 2K8K字段：指定输出时钟OC1–OC7的2kHz和8kHz时钟选项的源（T0路径或T4路径）。
• DIG1和DIG2字段：配置OC1–OC7的Digital1和Digital2频率选项。
• OC1–OC7字段：指定输出时钟OC1–OC7的输出频率。当T0 APLL设置更改时，OC1–OC7字段中所有T0选项的频率会自动更改为从新的T0 APLL频率派生的频率；当T4 APLL设置更改时，OC1–OC7字段中所有T4选项的频率会自动更改为从新的T4 APLL频率派生的频率。
• OC89字段：指定输出时钟OC8和OC9的源（T0路径或T4路径）。OC8是64kHz复合时钟输出，OC8字段配置OC8输出时钟的占空比（50%或5/8）以及输出信号是否具有8kHz BPV和可选的400Hz无BPV（根据ITU - T G.703附录II选项a)和b)）。OC9是专用的1.544MHz或2.048MHz输出。当OC89指定OC8和OC9来自T4路径时，Auto Squelch复选框指定当T4没有有效输入参考时OC8和OC9是否自动静音；当OC89指示T