简单认识多层金属互连工艺

集成电路互连工艺，用于把尺寸越来越小、数量越来越多的晶体管，连接成越来越复杂的功能电子系统芯片。金属互连工艺技术水平直接影响集成电路的集成度、速度、可靠性。随着集成电路不断向更强功能和更高工作频率领域拓展，互连技术难度增大，需要适时更新所应用的材料和工艺。早期集成电路应用单层纯铝（AI）导电薄膜互连，随着集成度提高，研究开发了越来越多层次的多层互连技术，在高性能逻辑集成电路中，有的已超过10层金属布线。在铝互连器件中，不仅存在 AI/Si 互扩散引起的pn 结失效，还存在由于电迁移效应引起的连线断裂失效等严重问题。为了提高可靠性，由早期用纯铝发展到应用掺有少量硅、铜的AI-Si-Cu合金。在深亚微米集成电路中，金属互连布线的分布电阻（R）及电容（C）引起的传输延时（RC）成为影响电路速度和频率的限制因素，因此，从20世纪90年代末开始用电阻率更低的铜取代铝互连。除了铝和铜两种互连金属，钨（W）也在集成电路互连技术中得到应用，主要用于垂直互连，形成上下两层金属之间的互连柱，或称 W 塞（plug）。

从铝互连到铜互连，不仅所用金属材料不同，而且互连布线的基本工艺也发生了变化，从金属刻蚀转变金属镶嵌。图4.13显示金属刻蚀和金属镶嵌两种不同金属化工艺。铝互连工艺是通过对淀积的铝薄膜进行光刻与刻蚀，形成铝互连线条；铜互连布线则不能应用传统金属刻蚀工艺，转而采用金属镶嵌工艺（damascene process）。在金属镶嵌互连工艺中，先要在平坦的介质薄膜层上经光刻和刻蚀，形成导通孔和布线沟槽，接着在硅片上淀积适当厚度金属膜，然后应用化学机械抛光（CMP）工艺去除导通孔和沟槽以外的金属，完成金属布线。

在铜互连工艺中为了防止铜与相接触的其他材料相互扩散，通常在淀积铜之前，需淀积薄扩散阻挡层，如TaN、TiN等。因此，铜互连线条总是被包封在扩散阻挡层内。钨上下互连也采用镶嵌工艺。

依据不同集成电路性能需求，先后发展有多种多层互连结构及工艺。从全铝多层互连发展到全铜多层互连。图4.14典型多层铜互连CMOS集成电路结构剖面示意图。铜镶嵌工艺有两种：单镶嵌工艺用于实现单层平面互连；双镶嵌工艺则通过一次铜工艺，同时完成与下层连接及平面互连。图4.14 显示的第一层铜布线应用钨连柱与晶体管接触相连。以上各铜互连层皆应用双镶嵌工艺完成。

对于集成电路互连性能优化，不仅要求应用高电导金属，而且也需要应用介电常数（k）尽可能低的绝缘介质，以减小互连线寄生电容，从而降低传输时延（RC），提高电路工作频率。互连绝缘介质通常应用化学气相淀积技术（CVD、PECVD、HDPCVD）制备，也有用旋转涂敷工艺形成的。自20世纪80年代以来低转涂敷工艺形成的。自20世纪80年代以来低k绝缘介质研发很受重视，研制与试验过多种k值低于SiO2的新型介质，其中有无机材料，也有有机材料。SiO2掺入某些原子、原子团，或增加介质薄膜的空隙度，是降低薄膜介电常数的常用途径。对用于集成电路多层互连绝缘介质，不仅要求其介电常数要低，还需要良好的电击穿特性与机械强度，并具有与其他互连材料及工艺的良好相容性，宜于实现工艺集成。研制这样的优良低k介质材料是集成电路技术发展中的难题之一。k值在3.5~2.5范围的低介电常数介质已逐步得到生产应用，进一步将力求发展k值更低、小于2的超低k 介质材料及其互连应用工艺。