台积电首款7纳米芯片已经完成设计定案 预计明年4月开始5纳米制程风险试产

晶圆代工龙头台积电持续冲刺先进制程，采用极紫外光（EUV）微影技术的首款7＋纳米芯片已经完成设计定案（tape-out），支援最多4层EUV光罩。台积电亦加速5纳米制程推进，预计明年4月可开始进行风险试产，支援的EUV光罩层将上看14层，5纳米可望如期在2020年上半年进入量产。

设备业者认为，台积电在晶圆先进制程持续推进，也推出可整合多种异质芯片的先进封装技术，最大竞争对手韩国三星短期内恐难与之抗衡。由此来看，苹果明后两年将推出的7＋纳米A13及5纳米A14应用处理器，可望持续由台积电拿下独家代工订单。

随着台积电7纳米持续提升产能且良率逐步改善，台积电首款采用EUV技术的7＋纳米制程已完成研发并进入试产，与7纳米相较拥有更低功耗表现及更高集积密度，第三季初顺利完成客户首款芯片的设计定案，预期年底前会有更多客户芯片完成设计定案，明年第二季后将可顺利进入量产，届时台积电将成为全球首家采用EUV技术量产的晶圆代工厂。

此外，创下中国***科技业界最高投资金额的台积电新12英寸晶圆厂Fab 18，第一期工程希望抢在年底前完工，明年开始进入装机，第二期工程也已开始动工兴建。台积电5纳米研发进度略为超前，预期明年上半年可获得客户首款芯片的设计定案，明年4月可望进入风险试产。以进度来看，2020年上半年进入量产阶段没有太大问题。

为了搭配先进制程微缩及异质芯片整合趋势，台积电持续加码先进封装制程布局，除了整合10纳米逻辑芯片及DRAM的整合扇出层叠封装（InFO-PoP），以及整合12纳米系统单芯片及8层HBM2存储器的CoWoS封装等均进入量产，亦推出整合多颗单芯片的整合扇出暨基板封装（InFO-oS）、整合扇出存储器基板封装（InFO-MS）、整合扇出天线封装（InFO-AIP）等新技术，满足未来在人工智能及高效能运算、5G通讯等不同市场需求。

面对三星及格芯在22纳米全耗尽型绝缘层上覆硅（FD-SOI）制程上持续获得订单，台积电优化28纳米推出的22纳米超低功耗（ULP）制程已经进入试产阶段，已有超过40个客户产品完成设计定案，明年将顺利进入量产，超低漏电（ULL）制程预期明年上半年获得客户芯片设计定案。