ICS9LPRS525：英特尔系统的高性能时钟解决方案

在电子设计领域，时钟信号的稳定性和准确性对于系统的正常运行至关重要。今天，我们要介绍的是Renesas的ICS9LPRS525，一款专为英特尔系统设计的56引脚CK505兼容时钟芯片。

文件下载：9LPRS525AGLF.pdf

产品概述

ICS9LPRS525符合英特尔CK505黄皮书规范，为英特尔桌面芯片组提供了单芯片解决方案。它由14.318MHz晶体驱动，能为串行ATA和PCI - Express提供高精度的输出。

输出特性

• 多种输出类型：该芯片具有丰富的输出类型，包括2对CPU差分低功耗推挽对、7对SRC差分推挽对，还有可选择的CPU/SRC、SRC/DOT、SRC/SE差分低功耗推挽对以及单端输出。此外，还有5个PCI（33MHz）、1个USB（48MHz）和1个REF（14.318MHz）输出。
• 低抖动性能：CPU和SRC输出的周期 - 周期抖动均小于85ps，PCI输出的周期 - 周期抖动小于250ps，所有输出的频率精度为±100ppm。当SRC输出由PLL3提供时，可满足PCIe Gen2标准。

引脚配置

ICS9LPRS525采用56 - TSSOP封装，引脚功能丰富且复杂。例如，PCI相关引脚既可以作为时钟输出，也可以通过SMBus配置为时钟请求控制引脚；一些引脚还具有多种功能选择，可通过SMBus或上电时的逻辑值来确定其具体功能。

特性与优势

• 支持扩频调制：支持0到 - 0.5%的向下扩频，有助于降低电磁干扰。
• 高CPU时钟支持：支持高达400MHz的CPU时钟。
• 外部晶体驱动：使用外部14.318MHz晶体，需要外部晶体负载电容进行频率调谐。

频率选择

通过FSLA、FSLB和FSLC三个引脚的不同组合，可以选择不同的CPU、SRC、PCI、REF、USB和DOT频率。具体的频率选择表如下：	FS L C 2 B0b7	FS L B 1 B0b6	FS L A 1 B0b5	CPU MHz	SRC MHz	PCI MHz	REF MHz	USB MHz	DOT MHz
0	0	0	266.66	100.00		33.33 14.318 48.00		96.00
0	0	1	133.33
0	1	0	200.00
0	1	1	166.66
1	0	0	333.33
1	0	1	100.00
1	1	0	400.00
1	1	1	Reserved

需要注意的是，FSLA和FSLB是低阈值输入，FSLC是三电平输入，具体的电压规格需要参考输入/电源/通用输出参数表。

电气特性

直流参数

包括最大电源电压、最大输入电压、存储温度、输入ESD保护等参数。例如，最大电源电压VDDxxx为4.6V，最大输入电压VIH为4.6V，存储温度范围为 - 65°C到150°C。

交流参数

• 低功耗差分输出：上升沿和下降沿的转换速率在2.5 - 4V/ns之间，差分电压摆幅不小于300mV，交叉点电压在300 - 550mV之间。
• 时钟抖动：CPU和SRC的周期 - 周期抖动小于85ps，DOT的周期 - 周期抖动小于250ps。

时钟周期

在扩频禁用和启用两种情况下，芯片的时钟周期有所不同。具体的时钟周期数据可以参考文档中的表格，这些数据对于系统设计中的时序分析非常重要。

电源管理

ICS9LPRS525支持多种电源管理模式，包括PCI_STOP#、CPU_STOP#、CR#和PD#的电源管理。通过SMBus的OE位和相应的控制信号，可以控制时钟的运行和停止状态，以实现节能和系统控制的目的。

SMBus接口

芯片通过SMBus接口进行配置和数据传输。写操作时，主机发送起始位、写地址、起始字节位置、数据字节数和数据字节，最后发送停止位；读操作时，主机需要进行一系列的地址和数据交互，才能读取芯片的数据。

寄存器配置

芯片具有多个寄存器，用于配置输出使能、时钟请求、频率选择、扩频调制等功能。例如，Byte 0用于FS读回和PLL选择，Byte 1用于DOT96选择和PLL3快速配置等。

测试模式

通过FSLC/TEST_SEL和FSLB/TEST_MODE引脚以及B9b3和B9b4寄存器位，可以进入测试模式，选择REF/N或HI - Z输出。

封装与订购信息

芯片采用56引脚6.10mm主体、0.50mm间距的TSSOP封装。订购时可以参考9LPRS525AGLFT等型号。

在实际设计中，电子工程师需要根据系统的需求，合理配置ICS9LPRS525的引脚和寄存器，以确保系统的稳定性和性能。同时，要注意芯片的电气特性和电源管理要求，避免出现信号干扰和功耗过大等问题。大家在使用这款芯片时，有没有遇到过什么特别的挑战呢？欢迎在评论区分享你的经验。