CP3UB17：可重编程连接处理器的技术剖析

在嵌入式系统设计领域，一款性能卓越的连接处理器对于实现高效、稳定的系统至关重要。CP3UB17作为一款可重编程连接处理器，凭借其丰富的功能和出色的性能，在众多应用场景中展现出强大的优势。下面我们就来深入了解一下CP3UB17的各项特性。

文件下载：CP3UB17K38/NOPB.pdf

一、总体概述

CP3UB17将强大的RISC内核与片上SRAM和闪存相结合，具备高计算带宽。同时，它拥有硬件通信外设，提供高I/O带宽，还配备外部总线以实现系统扩展性。片上通信外设涵盖USB控制器、ACCESS.bus、Microwire/Plus、SPI、UART和高级音频接口（AAI）等。此外，还有DMA控制器、CVSD/PCM转换模块、定时和看门狗单元、多功能定时器等片上外设。并且，它还拥有多输入唤醒功能，为系统的低功耗运行提供了有力支持。

二、CPU特性

1. 核心性能

CP3UB17采用全静态RISC处理器核心，能够在0到24 MHz的频率下运行，且零等待/保持状态。在24 MHz内部时钟频率下，基于12 MHz外部输入，指令周期时间最短可达41.7 ns。它还拥有30个独立向量的外设中断，能及时响应各种外部事件。

2. 片上内存

• 闪存程序内存：256K字节的可重编程闪存程序内存，用于存储应用程序和实时操作系统，并且具备安全特性，可防止意外编程和未经授权的访问。
• 闪存数据内存：8K字节的闪存数据内存，用于非易失性存储最终用户输入的数据，如配置设置。
• 静态RAM：10K字节的静态RAM用于临时数据存储、程序栈和中断栈，读写操作可根据CPU执行的指令进行字节或字宽操作。
• 外部内存：100引脚的设备可支持最多8M字节的外部内存，通过外部总线进行扩展。

3. 硬件通信外设

• USB节点：全速USB节点，包含七个端点FIFO，符合USB 1.1规范，支持多种数据传输方式。
• ACCESS.bus：串行总线，兼容飞利浦 (I^{2} C) 总线。
• SPI和Microwire/Plus：支持8/16位的SPI和Microwire/Plus串行接口。
• UART：通用异步收发器，支持多种可编程波特率和数据格式，具备奇偶校验和错误检测功能。
• 高级音频接口（AAI）：可连接外部8/13位PCM编解码器以及通过IOM - 2接口连接ISDN控制器（仅作为从设备）。
• CVSD/PCM转换器：支持一个双向音频连接。

4. 通用硬件外设

• 多功能定时器：双16位多功能定时器，可配置多种工作模式，如处理器独立脉冲宽度调制（PWM）模式、双输入捕获模式等。
• 通用定时器单元（VTU）：包含四个独立的定时器子系统，可工作在不同的配置下，每个子系统都有8位时钟预分频器，以适应不同的频率需求。
• DMA控制器：四个通道的DMA控制器，可加速内存与I/O设备之间或两个内存之间的数据传输，采用周期窃取方法，使CPU和DMAC能并行使用核心总线。
• 定时和看门狗单元：包含实时定时器和看门狗单元，实时定时器可生成周期性实时系统中断，看门狗单元用于检测应用程序是否陷入无限循环，触发时将重置设备。

5. 灵活I/O

CP3UB17最多有37个通用I/O引脚，这些引脚与片上外设I/O引脚共享。每个引脚可配置为通用输入或输出，其特性可编程，包括三态输出、推挽输出、弱上拉输入和高阻抗输入，并且通用输入引脚带有施密特触发器。

6. 电源和时钟管理

• 锁相环（PLL）：片上锁相环支持多种时钟选项，可将外部12 MHz输入时钟提升至24 MHz的主时钟。
• 双时钟和复位：提供主系统时钟和32.768 kHz的慢速时钟，慢速时钟可用于节能模式，并且可通过外部晶体网络或从高速时钟分频获得。
• 电源模式：支持四种电源模式，包括活动模式、节能模式、空闲模式和暂停模式，可根据系统需求调整功耗。

7. 电源供应和温度范围

I/O端口工作电压为2.5V至3.3V，核心逻辑工作电压为2.5V，片上具备上电复位功能。温度范围为 -40°C至 +85°C（工业级），适用于各种恶劣环境。

8. 封装形式

提供CSP - 48和LQFP - 100两种封装形式，满足不同的应用需求。

三、设备概述

1. CPU核心模块

CP3UB17采用CR16C CPU核心模块，其高性能得益于流水线架构和每周期两字节的流水线系统总线，能够实现每个时钟周期执行一条指令的峰值执行速率。

2. 内存管理

支持最大16兆字节的统一线性地址空间，片上内存分为闪存程序内存、闪存数据内存和静态RAM，并且100引脚设备可扩展外部内存。闪存内存的编程所需电压由设备内部生成，无需额外电源。

3. I/O端口

多达37个软件可配置的I/O引脚，分为五个端口，每个引脚可配置为通用输入或输出，也可作为片上外设模块的输入或输出。引脚特性可编程，如三态输出、推挽输出等。

4. 总线接口单元（BIU）

控制对内部/外部内存和I/O的访问，通过控制寄存器确定总线访问的参数，如内存访问的等待状态和保持状态。启动时，配置寄存器设置为最慢的内存访问，为实现最快的程序执行，需根据时钟频率和外部设备类型进行适当编程。

5. 中断控制单元（ICU）

接收来自内部和外部源的中断请求，并向CPU生成中断。定时器、UART、Microwire/SPI接口和多输入唤醒等中断为可屏蔽中断，可通过软件启用或禁用，共有32个可屏蔽中断，分配到32个线性优先级级别。最高优先级中断为不可屏蔽中断（NMI），由NMI输入引脚接收到的信号触发。

6. USB节点

是一个兼容USB 1.0和1.1规范的通用串行总线（USB）节点控制器，集成了所需的USB收发器、串行接口引擎（SIE）和USB端点FIFOs，支持七个端点管道，可实现USB中断、批量和同步数据传输。

7. 多输入唤醒（MIWU）模块

可用于从暂停、空闲或节能模式唤醒设备，也可提供来自外部源的通用边缘触发可屏蔽中断。该模块有16个输入通道，可根据接收到的信号生成四个可编程中断到CPU，通道可单独启用或禁用，并可编程为对正或负边缘响应。

8. 三重时钟和复位模块

从外部晶体网络生成高速主系统时钟，提供主系统复位信号和上电复位功能。还可从可选的外部晶体网络生成慢速系统时钟（32.768 kHz），用于节能模式。同时，该模块还提供两个从高速时钟分频得到的独立时钟输出引脚。

9. 电源管理模块（PMM）

通过改变设备的工作模式和功耗来匹配所需的活动水平，提高设备效率。设备可在活动、节能、空闲和暂停四种电源模式下运行。

10. 其他模块

• 多功能定时器（MFT）：包含一对16位定时器/计数器寄存器，可配置多种工作模式。
• 通用定时器单元（VTU）：四个独立的定时器子系统，可工作在不同配置下。
• UART：支持多种可编程波特率和数据格式，具备奇偶校验和错误检测功能，可通过多输入唤醒模块从节能模式唤醒。
• Microwire/SPI：支持与符合Microwire或SPI规范的其他设备进行同步串行通信，可工作在主或从模式，主模式下由片上软件控制生成移位时钟，从模式下可通过多输入唤醒模块从节能模式唤醒。
• ACCESS.bus接口：两线串行接口，与Intel的系统管理总线（SMBus）和飞利浦的 (I^{2} C) 总线兼容，可配置为主或从设备，通过多输入唤醒模块可从低功耗模式唤醒。
• DMA控制器：四个独立的DMA通道，可加速数据传输，不同的片上模块可向DMAC发出DMA请求。
• 高级音频接口（AAI）：提供与编解码器和类似串行设备的串行同步、全双工接口，可工作在异步或同步模式，能处理8位或16位的数据字和最多四个时隙的数据帧。
• CVSD/PCM转换模块：实现CVSD和PCM数据之间的转换，CVSD编码符合蓝牙规范1.0，PCM数据可以是8位µ - Law、8位A - Law或13位至16位线性。
• 串行调试接口（SDI）模块：提供基于JTAG的串行链接到外部调试器，集成了片上调试模块，可设置最多四个硬件断点，可作为CPU总线主设备访问所有内存映射资源，还可通过JTAG接口快速将程序下载到片上闪存程序内存。

四、设备引脚分配

CP3UB17提供100引脚和48引脚两种封装形式，不同封装的引脚分配有所不同。每个引脚都有其主要功能和可选的替代功能，部分引脚带有内部上拉或下拉电阻，以防止输入浮空。在设计电路时，需要根据具体的应用需求合理选择引脚，并注意引脚的电气特性。

五、开发支持

CP3UB17为设计师提供了快速上市所需的软件资源，包括操作系统、外设驱动、参考设计和集成开发环境。国家半导体为CP3UB17应用提供了完整且经过行业验证的应用开发环境，如IAR Embedded Workbench、iSYSTEM winIDEA和iC3000 Active Emulator、开发板和应用软件等。

CP3UB17凭借其丰富的功能、高性能和良好的扩展性，为嵌入式系统设计提供了一个强大的解决方案。在实际应用中，电子工程师可以根据具体需求充分发挥其优势，实现高效、稳定的系统设计。你在使用CP3UB17的过程中遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。