如何通过高抑制比设计优化射频转换器性能

本期为大家带来的是《雷达应用中射频转换器的无杂波电源（第 2 部分）》，介绍了本文阐述了电源噪声通过 ADC 内部电路耦合对系统性能的负面影响，并重点分析了电源抑制比（PSRR）在其中的关键作用 。

引言

本系列的第 1 部分介绍了噪声如何耦合到模数转换器 (ADC) 电源、噪声如何通过ADC 电路进行耦合以及一些常见的电源权衡因素。现在，我们将运用这些知识来测量ADC12DJ5200RF ADC 的噪声和杂散抑制，即电源抑制比 (PSRR) 或电源调制比(PSMR)。

文中通过示例说明 ADC 电源引脚耐受的噪声大小，从而帮助您在下一个信号链设计中适当缩小适用电源管理器件的选择范围。此外，还介绍了一些实用的设计指南。

测量 PSRR 或 PSMR

图 1 展示了使用偏置 T 单独测试 PSRR 或PSMR 电源节点的测量设置。偏置 T 买来即用，可将交流和直流信号合并至单个被测电源。偏置 T 必须具有足够高的额定电流以提供足够的偏置；否则，测量结果可能会不可靠 。

图 1用于 PSRR 或 PSMR 测量的工作台测试设置

PSRR 测量步骤：

上下滑动阅读

正常设置评估模块或系统板，然后隔离被测电源。这可能需要移除特定电源域的去耦电容器。

对该电源域应用偏置 T，同时使用干净的外部工作台电源设置适当的直流电压。

使用数字万用表确认被测电源的测试点尽可能靠近ADC（例如靠近电源引脚），从而确保按照数据表中的标称值施加适当的直流电压。可能需要略微调整工作台电源以补偿偏置 T 和电缆损耗。

为 ADC 的其余部分和电路板电源供电，保持这些电源处于标称值。在第一奈奎斯特区域内选择一个合适的频率（本例选择从 10MHz 开始），并将正弦波信号源注入偏置 T。该信号源被称为误差信号。

从低幅度信号开始，慢慢提高幅度，直到本底噪声产生杂散，同时使用 TI 的高速数据转换器专业软件(HSDC-Pro)[2] 来显示并测量数字输出快速傅里叶变换 (FFT) 频谱。误差杂散在 FFT 频谱中应足够高且可重复，在注入的误差测试频率 (10MHz) 下很明显。在本例中，捕获的误差杂散幅度为 –78dB。下页中的图 2 展示了从输出频谱产生的注入误差信号示例。

用示波器或频谱分析仪记录注入的误差信号电平。然后，在 ADC 的被测电源节点（最好是 ADC 的电源引脚）附近再次测量误差信号电平。记录在该引脚处注入的电压峰-峰值 (VPP) 信号，由此可以通过简单的数学公式计算得出 PSRR。例如，如果测量到应用的误差信号为 8mVPP，而 ADC的满量程电压为 0.8VPP，则只需取这两个数字的比值，即 20 × log(8mV/800mV) = –40dB。若要计算PSRR，从先前在 FFT 频谱中确定的误差杂散幅度中减去这个数字，即 PSRR：–78dB – (–40dB) =–38dB。

至少在 ADC 的第一奈奎斯特区域上测量各种误差信号注入电平和频率。

对 ADC 的其余电源节点重复上述步骤。

图 2：应用了误差信号的 ADC 输出 FFT 频谱

图 3 突出显示了 ADC12DJ5200RF 的PSRR 测量结果。VA11 和 VA19 曲线表明，由于内部 ADC 电路拓扑不同，ADC 模拟电源的稳健性会不如数字电源 (VD11)，并且更容易产生电源噪声，如第 1 部分文章中所述。此外，PSRR 通常会使性能降低，应用的频率越高，越接近奈奎斯特或 fS/2 区域。这有助于深入了解 ADC 的电源电路设计，凸显了解低压降稳压器 (LDO) 或转换开关的噪声分布的重要性。在许多情况下，噪声分布被认为是“白噪声”，或在整个频率范围内是平坦的，这是应该确认的一点。

图 3：ADC12DJ5200RF PSRR 与每个电源域

PSMR 是在 ADC 电源引脚处注入的电源噪声与 ADC 模拟输入端施加信号的调制幅度之比。测量 PSMR 的技术与 PSRR 类似，不同之处在于 PSMR 的测量是将电源噪声或杂散与施加到 ADC 的附加射频输入信号进行耦合。如图 4 所示，利用调制原理，在电源引脚上施加 10MHz 误差信号将调制到射频输入信号上，并在射频输入频率加上或减去误差信号频率（fIN+ fError，即 1.2GHz ±10MHz）附近产生调制分量。

若要计算 PSMR，先查看图 4 所示的fIN- fError(1.2GHz – 10MHz) 的幅度，为–48.13dBFS。如果施加到电源引脚的误差信号 (fError) 约为 100mVPP且 ADC 的满量程电压为 0.8VPP，则只需取这两个数字的比率，即 20 × log(100mV/800mV) = – 18dB，然后从 FFT 频谱中的调制幅度减去该数字，即PSMR：–48dB – (–18dB) = –30dB。

图 4：应用了强制误差信号的 PSMR 示例

LDO 和直流/直流转换器之间的主要区别在于电压转换所需的开关机制。直流/直流转换器被认为噪声更大，因为它们会产生谐波和纹波。在对噪声敏感的应用中，通常建议将 LDO用于敏感电源，但随着电源集成电路 (IC) 设计的改善，新的直流/直流转换器会非常接近 LDO 的噪声性能。

图 5 比较了基于 LDO 的电源设计（LDO + 开关模式电源 [SMPS]）与基于直流/直流转换器的电源（仅SMPS）。这两条曲线展示了将 1.5GHz 模拟输入频率应用到 ADC12DJ5200RF ADC 的情况，并使用平均 FFT数据来比较性能的不同。与 SMPS (TPS62913) 设计相比，LDO 的基频 (1.502GHz) 附近没有明显的电源调制信号。

图 5.1.502GHz 输入信号附近的 PSMR 比较

直流/直流转换器通常在 20kHz 左右至 2MHz 的频率下进行开关，因此在 FFT 输出频谱中接近 DC (0Hz)的开关频率处也会出现开关杂散。

图 6 展示了频谱中 DC 附近的放大版曲线，并将直流/直流转换器性能与基于 LDO 的电源设计进行了比较，没有降低 ADC 性能的明显杂散。在考察 ADC 性能时，无杂散动态范围 (SFDR) 是一个重要参数。除了基频之外，SFDR 是 ADC 频谱中存在的最高杂散。最高杂散通常与谐波相关，但也可由开关杂散决定。在任一种情况下，由电源或其他耦合噪声引起的杂散都会使 ADC 的 SFDR 性能降低。

图 6.DC 处的 PSMR 比较

图 7 比较了从近 DC 到近 10GHz 的几个频率点上的SFDR 性能。SMPS（直流/直流转换器）设计的 SFDR 性能与 LDO + SMPS 设计的 SFDR 性能相当。

图 7.SFDR 比较

慎重的做法是，比较这两种设计的信噪比 (SNR)。电源噪声可能表现为基频附近不必要的调制信号，或者也可能出现在 DC 附近并影响 ADC 的 SNR 性能。图 8 比较了两种电源设计之间的 SNR 性能。同样，SMPS（直流/直流转换器）设计与 LDO + SMPS 设计的 SNR 性能相当。

图 8.SNR 比较

综合考量

鉴于 PSRR 和 PSMR 指标对 ADC 性能的影响，以下示例展示了如何为您的下一个电源设计选择 LDO 或SMPS。

以TPS62913 降压转换器为例，数据表显示，正确使用 LC 滤波时，转换开关电路将在 100kHz 带宽上具有综合积分噪声和 18.3µVRMS 的输出电压纹波。假设噪声为高斯噪声，则噪声密度为 57.8nVRMS/√ Hz。

高速 ADC 模拟电源的典型 PSRR 范围为 –40dB至–60dB。如图 3 所示，使用 ADC12DJ5200RF 时，对于 VA11，该电源在奈奎斯特或 fS/2 区域中的 PSRR 平均值为 –40dB (10mV/V)。可以测量或使用公式 1 计算ADC 的本底噪声。ADC12DJ5200RF 是一款 12位、5.2GSPS (fS) ADC，在第一奈奎斯特区域采样时具有0.8VPP的差分输入满量程范围 (FSR) 和大约 54dB 的SNR，如图 8 所示。

公式 1.

与 ADC 的本底噪声相比，SMPS 的本底噪声几乎高出五倍（即 57.8nV/11.1nV）。当 ADC 的电源引脚引入噪声（为 –40dB）时，SMPS 稳压器的 ADC PSRR 衰减将转化为 578pV/√ Hz 或 57.8nV/√ Hz × 10mV/V 的卷积稳压器噪声。请注意，–40dB 远低于 ADC 的本底噪声，不会出现在 ADC 的输出频谱中，也不会降低 ADC 的交流性能。

图 8.SNR 比较

通用电源设计概要和指南

高速、精密和射频 IC 以及电路对开关元件大电流、输出电容器等效串联电阻和使用标准直流/直流转换器设计时涉及的磁性元件所产生的噪声和杂散分量很敏感。

当处理输入端的低噪声问题时，需要对 ADC 的模拟和时钟输入（以及电路）进行超严格的审查。但是，电源也是输入。不能仅因为电源是直流偏置电路，就认为它们不会降低射频性能。

了解如何在电源设计分析中应用 PSRR 和 PSMR 数值，则能够更轻松地选择要使用的稳压器技术和类型。如果找不到 ADC 的 PSRR 数值，可在 TI 的 E2E 技术支持问题中请求此信息，或使用本文中概述的指南来测量 PSRR。

为任何高速或精密 ADC、射频或噪声敏感型 IC 设计电源域时，可参考下列一些技巧来强化抑制电源噪声的设计：

• 对系统电路板上和 ADC 及其周围的所有电源轨和总线电压进行解耦。

• 切记，每个附加的滤波级均可增加大概 20dB/十倍频程的噪声抑制。

• 对高频和低频进行解耦，这可能需要多个电容值。

• 在电源入口点处（就在去耦电容器接地之前）使用串联铁氧体磁珠，无论系统电路板的每一个电源电压是来自 LDO 还是 SMPS。

• 为了增加电容，请使用紧密堆叠的电源平面和接地平面对（间距 ≤4 密耳），这一做法的目的是向印刷电路板设计添加固有的高频 (>500MHz) 去耦功能，而且没有成本。实施良好的布局分区。使有噪声的电源远离敏感的模拟电路，如 ADC 的前端级和时钟电路。

• 在 PCB 的另一侧放置一些大电流磁性元件，以增加隔离效果。

• 遵循 IC 制造商的建议；如果应用手册或数据表中没有直接说明，请研究评估板，这是一个很好的学习工具。

上述建议可帮助提供可靠的电源设计，从而在许多应用中实现数据表中指明的性能。

你测 PSRR/PSMR 时最头疼的环节是什么？在评论区留下你的困惑和难点！