AD9517-2：高性能12输出时钟发生器的设计与应用解析

在电子设计领域，时钟发生器是确保系统稳定运行的关键组件之一。今天我们要深入探讨的AD9517-2，是一款具备卓越性能的12输出时钟发生器，它集成了2.2 GHz VCO，能为各类应用提供低抖动、低相位噪声的时钟信号。

文件下载：AD9517-2.pdf

产品特性与优势

低相位噪声与高集成度

AD9517-2拥有低相位噪声的锁相环（PLL），片上VCO的调谐范围为2.05 GHz至2.33 GHz，还可选择外接最高2.4 GHz的VCO/VCXO。它具备1个差分或2个单端参考输入，支持参考监控功能，拥有自动恢复和手动参考切换/保持模式，能接受高达250 MHz的LVPECL、LVDS或CMOS参考信号。

灵活的输出配置

该器件提供2对1.6 GHz LVPECL输出和2对800 MHz LVDS时钟输出，每对输出共享一个1至32的分频器，并带有粗相位延迟。LVPECL输出的附加输出抖动为225 fs rms，LVDS输出的附加输出抖动为275 fs rms。此外，每个LVDS输出还可重新配置为两个250 MHz CMOS输出，且所有输出在上电时可自动同步，也支持手动输出同步。

应用领域广泛

AD9517-2的低抖动和低相位噪声特性使其在多个领域都有出色的表现。在10/40/100 Gb/sec网络线卡中，包括SONET、同步以太网、OTU2/3/4等，它能为数据传输提供稳定的时钟信号；在前向纠错（G.710）、高速ADC、DAC、DDS、DDC、DUC、MxFEs的时钟驱动，以及高性能无线收发器、ATE和高性能仪器等应用中，也能发挥重要作用。

功能模块与工作原理

锁相环（PLL）

AD9517-2的PLL是其核心功能模块之一，它可以与片上VCO或外部VCO/VCXO配合使用。PLL需要一个外部环路滤波器，该滤波器通常由少量电容和电阻组成，其配置和组件有助于建立PLL的环路带宽和稳定性。通过可编程寄存器设置和外部环路滤波器的设计，可以灵活配置PLL，以适应不同的参考频率、PFD比较频率、VCO频率等。

时钟输入与输出

时钟输入方面，支持高达2.4 GHz的高频分布（VCO分频器）和1.6 GHz的分布（VCO分频器旁路），输入灵敏度高，能有效提高抖动性能。时钟输出则提供了LVPECL、LVDS和CMOS三种不同的输出电平选择，用户可以根据具体需求进行灵活配置。

时钟分配

AD9517-2的时钟分配功能十分强大，它有四个时钟通道，其中两个为LVPECL通道，两个为LVDS/CMOS通道。每个通道都有自己的可编程分频器，LVPECL通道分频器可实现2至32的整数分频，LVDS/CMOS通道分频器则可通过级联实现高达1024的分频。此外，通道分频器还支持可选的占空比和占空比校正功能，以及粗相位偏移或延迟设置。

配置与应用要点

寄存器配置

AD9517-2的各种功能和参数通过寄存器进行配置。用户需要根据具体的应用需求，设置相应的寄存器值，如PLL的R分频器、N分频器、PFD极性、电荷泵电流等。同时，在进行VCO校准、参考切换等操作时，也需要正确设置相关寄存器。

外部环路滤波器设计

外部环路滤波器对于PLL的性能至关重要。当使用内部VCO时，外部环路滤波器应参考BYPASS引脚，以获得最佳的噪声和杂散性能；当使用外部VCO时，滤波器应参考地。设计环路滤波器时，需要考虑VCO频率、Kvco、PFD频率、CP电流、所需的环路带宽和相位裕度等因素。

时钟分配应用

在时钟分配应用中，需要根据输入时钟的频率和输出要求，选择合适的VCO分频器和通道分频器设置。同时，要注意输出的占空比、相位偏移等参数的调整，以满足系统的需求。

总结

AD9517-2是一款功能强大、性能卓越的时钟发生器，它的灵活性和高性能使其适用于多种复杂的应用场景。在设计过程中，电子工程师需要深入理解其工作原理和配置方法，合理选择外部组件，以充分发挥其优势，为系统提供稳定、可靠的时钟信号。你在使用AD9517-2的过程中遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。