CDCM6208V2G：高度灵活的时钟生成与抖动清理利器

在电子设计中，时钟信号的稳定性和准确性至关重要。今天，我将详细介绍德州仪器（TI）的 CDCM6208V2G 2:8 时钟发生器，它同时具备抖动清理功能与分数分频器，能够为众多应用场景提供高性能的时钟解决方案。

文件下载：cdcm6208v2g.pdf

一、CDCM6208V2G 产品概述

CDCM6208V2G 是一款高度通用、低抖动、低功耗的频率合成器，可从两个输入源之一生成八个低抖动时钟输出。这些输出可选择多种信号类型，如类 LVPECL 高摆幅 CML、正常摆幅 CML、类 LVDS 低功耗 CML、HCSL 或 LVCMOS。它适用于各种无线基础设施基带、有线数据通信、计算、低功耗医学成像以及便携式测试和测量应用等领域。

（一）卓越性能与低功耗

该器件拥有低噪声合成器（典型抖动 265 fs - rms）或低噪声抖动清理器（典型抖动 1.6 ps - rms），典型功耗仅 0.5 W。同时具备高通道间隔离度和出色的电源抑制比（PSRR），并可通过灵活的 1.8 V、2.5 V 和 3.3 V 电源实现定制化供电，支持混合输出电压。

（二）灵活的频率规划

• 整数分频输出：4 个整数分频的差分时钟输出支持类似 LVPECL、CML 或类似 LVDS 的信号。
• 分数或整数分频输出：4 个分数或整数分频的差分时钟输出支持 HCSL、类似 LVDS 的信号，或提供八个 CMOS 输出。分数输出分频器可实现 0 ppm 至 < 1 ppm 的频率误差，且无需晶体振荡器和其他时钟发生器，输出频率最高可达 800 MHz。
• 输入及切换功能：具备两个差分输入，支持 XTAL 输入，还具备智能切换功能。
• 可编程性：支持 SPI、(I^{2} C) 和引脚编程，并有专业的用户图形用户界面（GUI），可实现快速设计。
• 封装与温度范围：采用 7 x 7 mm 48 - QFN 封装（RGZ），工作温度范围为 - 40 °C 至 85 °C。

二、工作模式与性能表现

（一）合成器模式

在合成器模式下，使用整数分频器时，整体输出抖动性能在 10 k - 20 MHz 范围内小于 0.5 ps - rms 或无边界时小于 20 ps - pp；使用分数分频器时，输出抖动在 10 k - 40 MHz 范围内为 50 至 220 ps - pp，具体取决于预分频器输出频率。

（二）抖动清理模式

在抖动清理模式下，使用整数分频器时，整体输出抖动在 10 k - 20 MHz 范围内小于 2.1 ps - rms 或小于 40 ps - pp；使用分数分频器时，输出抖动小于 70 ps 至 240 ps - pp。

三、引脚配置与功能

CDCM6208V2G 采用 48 引脚 VQFN（RGZ）封装，其引脚功能丰富多样，涵盖了输入、输出、电源和控制等多个方面。

（一）输入引脚

• PRI_REFP/PRI_REFN：主参考输入正/负端，为通用输入类型。
• SEC_REFP/SEC_REFN：辅助参考输入正/负端，也是通用输入类型。
• REF_SEL：用于手动选择 PLL 的参考输入，在 SPI 或 (I^{2} C) 模式下，也可通过寄存器 4 位 12 进行控制。

  （二）输出引脚

• Y0_P - Y7_P/Y0_N - Y7_N：输出 0 - 7 的正/负端，为通用输出类型。

  （三）电源引脚

• VDD_PRI_REF/VDD_SEC_REF：参考输入电源引脚，可设置为 1.8 V、2.5 V 或 3.3 V，也可连接到另一个参考输入的电源引脚。
• VDD_Y0_Y1 - VDD_Y7：输出 0 - 7 的电源引脚，同样可设置为 1.8 V、2.5 V 或 3.3 V。
• VDD_VCO/VDD_PLL1/VDD_PLL2：PLL/VCO 的模拟电源引脚，对电源噪声敏感。
• DVDD：数字电源引脚，也是所有控制输入的参考电源电压。

  （四）控制引脚

• STATUS0/STATUS1/PIN0：状态引脚或控制引脚，用于反映设备状态或进行模式控制。
• SI_MODE1/SI_MODE0：用于选择串行接口模式或引脚模式。
• SDI/SDA/PIN1、SDO/AD0/PIN2、SCS/AD1/PIN3、SCL/PIN4：SPI 或 (I^{2} C) 通信相关引脚。
• RESETN/PWR：复位引脚，同时在引脚模式下控制设备核心和 I/O 电源电压设置。
• PDN：电源关闭引脚，低电平有效。
• SYNCN：同步引脚，低电平有效，用于同步设备输出。

四、参数规格与特性

（一）绝对最大额定值和 ESD 额定值

该器件的电源电压范围为 - 0.5 至 4.6 V，输入电压范围也在此区间内，输出电压范围为 - 0.5 至 (V_{YxYy}) + 0.5 V。输入和输出电流分别最大为 20 mA 和 50 mA，结温最大为 125 °C，存储温度范围为 - 65 至 150 °C。ESD 额定值方面，人体模型（HBM）为 ±2000 V，带电设备模型（CDM）为 ±500 V。

（二）推荐工作条件

各项电源电压的推荐范围在 1.71 至 3.465 V 之间，电源上电斜坡时间有一定要求，环境温度范围为 - 40 至 85 °C。在 (I^{2} C) 模式下，输入电压和数据速率等也有相应规定。

（三）热信息

在不同气流条件下（0 LFM、150 LFM、250 LFM、500 LFM），给出了器件的热阻和热特性参数，如结到环境热阻 (R_{θJA}) 等，这对于散热设计至关重要。

（四）输入输出特性

• 单端输入特性：涵盖输入高/低电压、输入高/低电流、输入边沿速率等参数。
• 差分输入特性：包括参考和旁路输入频率、差分输入电压摆幅、输入共模电压等。
• 晶体输入特性：对晶体振荡器的振荡模式、频率、等效串联电阻、片上负载电容和驱动电平进行了规定。
• 单端输出特性：涉及输出高/低电压、输出摆率、三态输出高/低电流等。
• PLL 特性：PLL 的 VCO 频率范围为 2.39 至 2.55 GHz，PFD 输入频率范围为 0.008 至 100 MHz 等。

  （五）输出特性

• LVCMOS 输出特性：输出频率、频率误差、输出高/低电压、输出电流和输出摆率等参数有明确规定。
• LVPECL（高摆幅 CML）输出特性：包括输出频率、输出直流耦合共模电压、差分输出电压等。
• CML 输出特性：输出频率、输出交流和直流耦合共模电压、差分输出电压等。
• LVDS（低功耗 CML）输出特性：输出频率、频率误差、输出交流和直流耦合共模电压、差分输出电压等。
• HCSL 输出特性：输出频率、频率误差、输出共模电压、差分输出电压等。

（六）输出偏斜和同步到输出传播延迟特性

给出了同步信号上升沿到输出切换高电平的传播延迟以及不同输出信号之间的偏斜参数，这些对于多时钟信号的同步设计非常关键。

（七）器件功耗

• 正常工作功耗：介绍了器件各模块（核心、输出缓冲器、输出分频电路等）在不同条件下的典型电流消耗。
• 最坏情况功耗：在所有模块最大摆动且工作在最大操作条件下的电流消耗也有相应说明。

  （八）通信时序

• (I^{2} C) 时序：规定了 (I^{2} C) 通信的时钟频率、建立时间、保持时间等参数，确保通信的稳定性。
• SPI 时序：对 SPI 通信的时钟频率、设置时间、保持时间等进行了定义。

  （九）典型特性

  包括分数输出分频器抖动性能和电源纹波抑制（PSRR）与纹波频率的关系等，为实际应用中的性能评估提供了参考。

五、应用与设计要点

（一）典型应用

• 基带时钟（无线基础设施）：为无线通信系统的基带部分提供稳定的时钟信号。
• 网络和数据通信：在数据传输和交换设备中保障时钟的准确性。
• Keystone C66x 多核 DSP 时钟：满足多核 DSP 的时钟需求。
• 存储服务器、便携式测试设备：为存储和测试设备提供可靠时钟。
• 医学成像、高端 A/V：在对时钟精度要求较高的领域发挥作用。

  （二）设计要点

  1. 电源供应：采用内部稳压，各核心和 I/O 电源可灵活搭配，不同电源斜坡速率下需注意 PDN 引脚的使用，以确保设备正常校准和启动。同时，可根据需要延迟 (V_{DD_Yx_Yy}) 输出，保护 DSP 的 I/O。
  2. 配置设置：可通过 32 种预设引脚模式满足常见应用需求，也可使用 SPI 或 (I^{2} C) 进行编程，(I^{2} C) 还支持 4 种不同地址，方便多个设备在同一通信线上使用。
  3. 输入切换：Smart Input MUX 支持自动和手动切换，可抑制切换过程中的毛刺，且在自动模式下，两个输入频率需相近，最大允许相差 20%。
  4. VCO 校准：为保证时钟输出的最佳相位噪声性能，需对 VCO 进行校准。校准过程包括进入和退出复位状态、设备稳定以及实际校准等步骤。
  5. 输出同步：可使用 SYNCN 信号对输出分频器进行同步，这对于多 CDCM6208V2G 系统尤为重要，可有效减少输出偏斜的不确定性。

六、总结

CDCM6208V2G 凭借其卓越的性能、灵活的配置和丰富的功能，成为众多电子系统中时钟生成和抖动清理的理想选择。在实际设计中，我们需要根据具体应用需求，合理选择引脚模式、配置寄存器、设计电源和布局 PCB，以充分发挥该器件的优势，为系统提供稳定、准确的时钟信号。大家在使用过程中遇到任何问题，或者有不同的见解，欢迎在评论区交流讨论！